Vous pouvez le comprendre même sans avoir étudié la physique ou les mathématiques, mais c'est un peu trop simple et plutôt destiné aux débutants. Si vous souhaitez en savoir plus sur la technologie CMOS, il est indispensable de lire ce numéro, car ce n'est qu'après avoir compris le processus de fabrication (c'est-à-dire le processus de production de la diode) que vous pourrez aborder la suite. Découvrons donc dans ce numéro comment la technologie CMOS est produite en fonderie (en prenant comme exemple un processus classique ; la technologie CMOS avancée diffère par sa structure et son principe de production).
Tout d'abord, vous devez savoir que les plaquettes que la fonderie reçoit du fournisseur (plaquette de siliciumfournisseur) sont un par un, avec un rayon de 200 mm (8 poucesusine) ou 300 mm (12 pouces(usine). Comme le montre la figure ci-dessous, il ressemble en fait à un gros gâteau, que nous appelons substrat.
Cependant, cette approche ne nous convient pas. Nous l'examinons de bas en haut et observons la vue en coupe, qui correspond à la figure suivante.
Voyons maintenant à quoi ressemble le modèle CMOS. Le processus réel nécessitant des milliers d'étapes, je me concentrerai ici sur les principales étapes de la plus simple des plaquettes de 8 pouces.
Création d'un puits et d'une couche d'inversion :
Autrement dit, le puits est implanté dans le substrat par implantation ionique (ci-après dénommée « imp »). Pour fabriquer des transistors NMOS, il faut implanter des puits de type P. Pour fabriquer des transistors PMOS, il faut implanter des puits de type N. Prenons l'exemple des NMOS. La machine d'implantation ionique implante les éléments de type P dans le substrat à une profondeur précise, puis les chauffe à haute température dans le tube du four afin d'activer les ions et de favoriser leur diffusion. La fabrication du puits est ainsi terminée. Voici à quoi il ressemble une fois la fabrication terminée.
Après la création du puits, d'autres étapes d'implantation ionique sont nécessaires pour contrôler l'intensité du courant de canal et la tension de seuil. On appelle cela la couche d'inversion. Pour réaliser un transistor NMOS, la couche d'inversion est implantée avec des ions de type P ; pour réaliser un transistor PMOS, elle est implantée avec des ions de type N. Après implantation, on obtient le schéma suivant.
Ce numéro contient de nombreux éléments qui ne sont pas abordés, tels que l'énergie, l'angle, la concentration ionique lors de l'implantation ionique, et je pense que si vous connaissez ces choses, vous êtes forcément un initié et vous avez forcément un moyen de les apprendre.
Fabrication de SiO2 :
Le dioxyde de silicium (SiO2, ci-après dénommé oxyde) sera fabriqué ultérieurement. Dans le procédé de fabrication CMOS, plusieurs méthodes permettent de produire de l'oxyde. Ici, le SiO2 est utilisé sous la grille, et son épaisseur influe directement sur la tension de seuil et le courant de canal. C'est pourquoi la plupart des fonderies privilégient, à cette étape, la méthode d'oxydation en tube de four, qui offre la meilleure qualité, le contrôle d'épaisseur le plus précis et la meilleure uniformité. Le principe est simple : dans un tube de four contenant de l'oxygène, une température élevée permet à l'oxygène de réagir chimiquement avec le silicium pour former du SiO2. Ainsi, une fine couche de SiO2 se forme à la surface du silicium, comme illustré dans la figure ci-dessous.
Bien sûr, il y a aussi beaucoup d'informations spécifiques ici, comme le nombre de degrés nécessaires, la concentration d'oxygène nécessaire, la durée nécessaire de la haute température, etc. Ce n'est pas ce que nous considérons maintenant, ce sont des informations trop spécifiques.
Formation de l'extrémité de la porte Poly :
Mais ce n'est pas encore terminé. Le SiO2 n'est pour l'instant qu'une couche intermédiaire, et la véritable grille (polysilicium) n'est pas encore formée. L'étape suivante consiste donc à déposer une couche de polysilicium sur le SiO2 (le polysilicium est également composé d'un seul élément de silicium, mais son réseau cristallin est différent. Inutile de me demander pourquoi le substrat utilise du silicium monocristallin et la grille du polysilicium ; il existe un ouvrage intitulé « Physique des semi-conducteurs » qui explique tout cela, même si c'est un peu embarrassant !). Le polysilicium est également un élément crucial des circuits CMOS, mais comme il est composé de silicium, il ne peut pas être obtenu par réaction directe avec le substrat de silicium, contrairement au SiO2. Cela nécessite le procédé légendaire de dépôt chimique en phase vapeur (CVD), qui consiste à faire réagir chimiquement le matériau sous vide et à le déposer par précipitation sur la plaquette. Dans cet exemple, la substance générée est du polysilicium, qui est ensuite précipité sur la plaquette (il faut préciser ici que le polysilicium est généré dans un tube de four par CVD, donc la génération de polysilicium n'est pas effectuée par une machine CVD pure).
Mais le polysilicium formé par cette méthode va se déposer sur toute la plaquette, et voici à quoi il ressemble après précipitation.
Exposition du poly et du SiO2 :
À cette étape, la structure verticale souhaitée est formée : le polystyrène en haut, le SiO₂ en bas et le substrat en dessous. La plaquette entière est maintenant ainsi, et nous recherchons uniquement un emplacement précis pour former la structure en « robinet ». L’étape la plus critique du processus est donc l’exposition.
On commence par étaler une couche de photorésine sur la surface de la plaquette, et elle prend alors cet aspect.
Appliquez ensuite le masque (sur lequel le circuit est défini) et irradiez-le avec une lumière de longueur d'onde spécifique. La résine photosensible sera activée dans la zone irradiée. La zone masquée par le masque n'étant pas éclairée, elle ne sera pas activée.
Étant donné que la photorésine activée est particulièrement facile à éliminer par un liquide chimique spécifique, tandis que la photorésine non activée ne peut pas être éliminée, après irradiation, un liquide spécifique est utilisé pour éliminer la photorésine activée, et finalement elle devient comme ceci, laissant la photorésine là où le Poly et le SiO2 doivent être retenus, et enlevant la photorésine là où elle n'a pas besoin d'être retenue.
Date de publication : 23 août 2024