Silicon Carbide (SiC) Epitaxial Wafer

Kuerz Beschreiwung:

De Silicon Carbide (SiC) Epitaxial Wafer vu VET Energy ass en High-Performance-Substrat entworf fir déi usprochsvoll Ufuerderunge vun der nächster Generatioun Kraaft- a RF-Geräter z'erreechen. VET Energy garantéiert datt all epitaxial Wafer suergfälteg fabrizéiert gëtt fir eng super thermesch Konduktivitéit, Decomptespannung a Carrier Mobilitéit ze bidden, sou datt et ideal ass fir Uwendungen wéi elektresch Gefierer, 5G Kommunikatioun, an héicheffizient Kraaftelektronik.


Produit Detailer

Produit Tags

VET Energy Silicon Carbide (SiC) epitaxial Wafer ass en héich performant breet Bandgap Hallefleitmaterial mat exzellenter Héichtemperaturresistenz, héich Frequenz an héich Kraafteigenschaften. Et ass en ideale Substrat fir déi nei Generatioun vu Kraaftelektronesch Geräter. VET Energy benotzt fortgeschratt MOCVD epitaxial Technologie fir qualitativ héichwäerteg SiC epitaxial Schichten op SiC Substrate ze wuessen, fir déi exzellent Leeschtung a Konsistenz vum Wafer ze garantéieren.

Eis Silicon Carbide (SiC) Epitaxial Wafer bitt exzellent Kompatibilitéit mat verschiddene Hallefleitmaterialien, dorënner Si Wafer, SiC Substrat, SOI Wafer, a SiN Substrat. Mat senger robuster epitaxialer Schicht ënnerstëtzt et fortgeschratt Prozesser wéi Epi Wafer Wuesstum an Integratioun mat Materialien wéi Gallium Oxide Ga2O3 an AlN Wafer, fir villsäiteg Notzung iwwer verschidden Technologien ze garantéieren. Entworf fir kompatibel mat Industrie-Standard Kassettenhandhabungssystemer ze sinn, et garantéiert effizient a streamlined Operatiounen an Halbleiterfabrikatiounsëmfeld.

D'Produktlinn vum VET Energy ass net limitéiert op SiC epitaxial Wafere. Mir bidden och eng breet Palette vun semiconductor Substrat Material, dorënner Si Wafer, SiC Substrat, SOI Wafer, SiN Substrat, Epi Wafer, etc. Zousätzlech, entwéckelen mir och aktiv nei breet Bandgap semiconductor Materialien, wéi Gallium Oxide Ga2O3 an AlN Wafer, fir d'Demande vun der zukünfteger Kraaftelektronikindustrie fir méi héich Leeschtungsgeräter ze treffen.

第6页-36
第6页-35

WAFERING SPESIFIKASJONER

*n-Pm=n-Typ Pm-Grade,n-Ps=n-Typ Ps-Grade,Sl=Semi-isoléierend

Artikel

8 Zoll

6 Zoll

4 Zoll

nP

n-pm

n-Ps

SI

SI

TTV (GBIR)

≤6 um

≤6 um

Bow(GF3YFCD)-Absolut Wäert

≤15μm

≤15μm

≤25 μm

≤15μm

Warp (GF3YFER)

≤25 μm

≤25 μm

≤40 μm

≤25 μm

LTV(SBIR)-10mmx10mm

<2μm

Wafer Edge

Beveling

SURFACE FINISH

*n-Pm=n-Typ Pm-Grade,n-Ps=n-Typ Ps-Grade,Sl=Semi-isoléierend

Artikel

8 Zoll

6 Zoll

4 Zoll

nP

n-pm

n-Ps

SI

SI

Surface Finish

Duebel Säit Optesch Polnesch, Si- Face CMP

SurfaceRoughness

(10um x 10um) Si-FaceRa≤0.2nm
C-Face Ra≤ 0,5 nm

(5umx5um) Si-Face Ra≤0.2nm
C-Face Ra≤0.5nm

Rand Chips

Keen erlaabt (Längt a Breet≥0,5 mm)

Abriecher

Keen erlaabt

Kratzer (Si-Face)

Quty.≤5, Kumulativ
Längt ≤0,5 × wafer Duerchmiesser

Quty.≤5, Kumulativ
Längt ≤0,5 × wafer Duerchmiesser

Quty.≤5, Kumulativ
Längt ≤0,5 × wafer Duerchmiesser

Rëss

Keen erlaabt

Rand Ausgrenzung

3 mm

tech_1_2_Gréisst
Zeechnen (2)

  • virdrun:
  • Nächste:

  • WhatsApp Online Chat!