제품정보 및 상담을 위해 저희 홈페이지에 오신 것을 환영합니다.
우리의 웹사이트:https://www.vet-china.com/
반도체 제조 공정이 계속해서 발전하면서 '무어의 법칙'이라는 유명한 말이 업계에 퍼지고 있습니다. Intel 창립자 중 한 명인 Gordon Moore가 1965년에 제안했습니다. 핵심 내용은 집적 회로에 수용할 수 있는 트랜지스터 수가 18~24개월마다 약 두 배로 늘어난다는 것입니다. 이 법칙은 산업 발전 동향을 분석하고 예측할 뿐만 아니라, 반도체 제조 공정 발전의 원동력이기도 하다. 모든 것은 더 작은 크기와 안정적인 성능을 가진 트랜지스터를 만들기 위한 것이다. 1950년대부터 현재까지 약 70년 동안 총 BJT, MOSFET, CMOS, DMOS, 하이브리드 BiCMOS, BCD 공정 기술이 개발됐다.
1. BJT
일반적으로 3극관으로 알려진 양극성 접합 트랜지스터(BJT)입니다. 트랜지스터의 전하 흐름은 주로 PN 접합에서 캐리어의 확산 및 드리프트 운동으로 인해 발생합니다. 이는 전자와 정공의 흐름을 모두 포함하므로 양극성 장치라고 불립니다.
탄생의 역사를 되돌아봅니다. 진공 3극관을 고체 증폭기로 대체하려는 아이디어로 인해 Shockley는 1945년 여름에 반도체에 대한 기초 연구를 수행할 것을 제안했습니다. 1945년 하반기에 Bell Labs는 Shockley를 필두로 하는 고체 물리학 연구 그룹을 설립했습니다. 이 그룹에는 물리학자뿐만 아니라 이론물리학자인 바딘(Bardeen), 실험물리학자인 브래튼(Brattain) 등 회로엔지니어, 화학자들도 포함되어 있다. 1947년 12월, 후세에 이정표로 여겨지는 사건이 훌륭하게 일어났습니다. Bardeen과 Brattain은 전류 증폭 기능을 갖춘 세계 최초의 게르마늄 점접촉 트랜지스터를 성공적으로 발명했습니다.
Bardeen과 Brattain의 최초 점접촉 트랜지스터
그 후 얼마 지나지 않아 Shockley는 1948년에 바이폴라 접합 트랜지스터를 발명했습니다. 그는 트랜지스터가 두 개의 pn 접합(하나는 순방향 바이어스, 다른 하나는 역방향 바이어스)으로 구성될 수 있음을 제안하고 1948년 6월에 특허를 획득했습니다. 1949년에 그는 상세한 이론을 발표했습니다. 접합 트랜지스터의 작동 원리. 2년여 후 벨 연구소의 과학자와 엔지니어들은 접합 트랜지스터의 대량 생산을 달성하기 위한 공정을 개발하여(1951년 획기적인 발전) 전자 기술의 새로운 시대를 열었습니다. 쇼클리, 바딘, 브래튼은 트랜지스터 발명에 기여한 공로를 인정받아 1956년 노벨 물리학상을 공동 수상했습니다.
NPN 바이폴라 접합 트랜지스터의 간단한 구조 다이어그램
바이폴라 접합 트랜지스터의 구조와 관련하여 일반적인 BJT는 NPN과 PNP입니다. 자세한 내부 구조는 아래 그림과 같습니다. 에미터에 해당하는 불순물 반도체 영역은 도핑 농도가 높은 에미터 영역이며; 베이스에 해당하는 불순물 반도체 영역은 베이스 영역으로, 폭이 매우 얇고 도핑 농도가 매우 낮다. 컬렉터에 해당하는 불순물 반도체 영역은 컬렉터 영역으로 면적이 크고 도핑 농도가 매우 낮습니다.
BJT 기술의 장점은 높은 응답 속도, 높은 트랜스컨덕턴스(입력 전압 변화는 큰 출력 전류 변화에 대응), 저잡음, 높은 아날로그 정확도 및 강력한 전류 구동 기능입니다. 단점은 낮은 집적도(수직 깊이는 측면 크기로 줄일 수 없음)와 높은 전력 소비입니다.
2. 모스
금속 산화물 반도체 전계 효과 트랜지스터(Metal Oxide Semiconductor FET), 즉 금속층(M-금속 알루미늄)의 게이트에 전압을 인가하여 반도체(S) 전도성 채널의 스위치를 제어하는 전계 효과 트랜지스터와 전기장의 효과를 생성하기 위해 산화물 층(O 절연층 SiO2)을 통해 소스를 생성합니다. 게이트와 소스, 게이트와 드레인이 SiO2 절연층에 의해 절연되어 있으므로 MOSFET은 절연 게이트 전계 효과 트랜지스터라고도 합니다. 1962년 벨 연구소는 성공적인 개발을 공식 발표했는데, 이는 반도체 개발 역사상 가장 중요한 이정표 중 하나가 되었으며 반도체 메모리 출현의 기술적 기반을 직접적으로 마련했습니다.
MOSFET은 전도성 채널 유형에 따라 P 채널과 N 채널로 구분됩니다. 게이트 전압 진폭에 따라 다음과 같이 나눌 수 있습니다. 공핍형 - 게이트 전압이 0일 때 드레인과 소스 사이에 전도성 채널이 있습니다. 향상형 - N(P) 채널 소자의 경우 게이트 전압이 0보다 크거나 작은 경우에만 전도성 채널이 있으며, 전력 MOSFET은 주로 N 채널 향상형입니다.
MOS와 3극관의 주요 차이점은 다음 사항을 포함하지만 이에 국한되지는 않습니다.
-다중 캐리어와 소수 캐리어가 동시에 전도에 참여하기 때문에 삼극관은 양극 장치입니다. MOS는 반도체의 다수 캐리어를 통해서만 전기를 전도하며 유니폴라 트랜지스터라고도 합니다.
- 삼극관은 상대적으로 전력 소비가 높은 전류 제어 장치입니다. MOSFET은 전력 소비가 낮은 전압 제어 장치입니다.
- 삼극관은 온 저항이 큰 반면, MOS 튜브는 온 저항이 수백 밀리옴에 불과한 작은 온 저항을 가지고 있습니다. 현재 전기 장치에서 MOS 튜브는 일반적으로 스위치로 사용됩니다. 이는 주로 MOS의 효율이 삼극관에 비해 상대적으로 높기 때문입니다.
- 삼극관은 가격이 상대적으로 유리하고, MOS관은 가격이 상대적으로 비쌉니다.
-요즘에는 대부분의 시나리오에서 3극관을 대체하는 데 MOS 튜브가 사용됩니다. 일부 저전력 또는 전력에 민감하지 않은 시나리오에서만 가격 이점을 고려하여 3극관을 사용합니다.
3. CMOS
상보형 금속 산화물 반도체: CMOS 기술은 상보형 p형 및 n형 금속 산화물 반도체 트랜지스터(MOSFET)를 사용하여 전자 장치 및 논리 회로를 구축합니다. 다음 그림은 "1→0" 또는 "0→1" 변환에 사용되는 일반적인 CMOS 인버터를 보여줍니다.
다음 그림은 일반적인 CMOS 단면입니다. 왼쪽이 NMS, 오른쪽이 PMOS입니다. 두 MOS의 G 극은 공통 게이트 입력으로 함께 연결되고 D 극은 공통 드레인 출력으로 함께 연결됩니다. VDD는 PMOS 소스에 연결되고, VSS는 NMOS 소스에 연결됩니다.
1963년 Fairchild Semiconductor의 Wanlass와 Sah가 CMOS 회로를 발명했습니다. 1968년 미국무선공사(RCA)가 최초의 CMOS 집적회로 제품을 개발한 이후 CMOS 회로는 큰 발전을 이루었다. 장점은 낮은 전력 소비와 높은 통합입니다(STI/LOCOS 프로세스는 통합을 더욱 향상시킬 수 있습니다). 단점은 잠금 효과가 있다는 것입니다(PN 접합 역 바이어스는 MOS 튜브 사이의 절연으로 사용되며 간섭은 쉽게 향상된 루프를 형성하고 회로를 태울 수 있습니다).
4. DMOS
이중 확산 금속 산화물 반도체: 일반 MOSFET 장치의 구조와 유사하며 소스, 드레인, 게이트 및 기타 전극도 있지만 드레인 끝의 항복 전압이 높습니다. 이중 확산 공정이 사용됩니다.
아래 그림은 표준 N채널 DMOS의 단면을 보여줍니다. 이러한 유형의 DMOS 장치는 일반적으로 MOSFET 소스가 접지에 연결되는 로우사이드 스위칭 애플리케이션에 사용됩니다. 또한 P채널 DMOS도 있습니다. 이러한 유형의 DMOS 장치는 일반적으로 MOSFET의 소스가 양의 전압에 연결되는 하이사이드 스위칭 애플리케이션에 사용됩니다. CMOS와 마찬가지로 보완 DMOS 장치는 동일한 칩에 N 채널 및 P 채널 MOSFET을 사용하여 보완 스위칭 기능을 제공합니다.
DMOS는 채널 방향에 따라 수직 이중 확산 금속 산화물 반도체 전계 효과 트랜지스터 VDMOS(Vertical Double-Diffused MOSFET)와 측면 이중 확산 금속 산화물 반도체 전계 효과 트랜지스터 LDMOS(측면 이중 확산)의 두 가지 유형으로 나눌 수 있습니다. -확산 MOSFET).
VDMOS 장치는 수직 채널로 설계되었습니다. 측면 DMOS 장치에 비해 항복 전압과 전류 처리 능력이 더 높지만 온 저항은 여전히 상대적으로 큽니다.
LDMOS 장치는 측면 채널로 설계되었으며 비대칭 전력 MOSFET 장치입니다. 수직형 DMOS 장치에 비해 온 저항이 낮고 스위칭 속도가 더 빠릅니다.
기존 MOSFET에 비해 DMOS는 온 커패시턴스가 높고 저항이 낮기 때문에 전원 스위치, 전동 공구, 전기 자동차 드라이브와 같은 고전력 전자 장치에 널리 사용됩니다.
5. BiCMOS
바이폴라 CMOS는 CMOS와 바이폴라 소자를 동일한 칩에 동시에 통합하는 기술입니다. 기본 아이디어는 CMOS 소자를 본체 회로로 사용하고, 큰 용량성 부하를 구동해야 하는 곳에 바이폴라 소자나 회로를 추가하는 것입니다. 따라서 BiCMOS 회로는 CMOS 회로의 고집적도와 저전력 소모라는 장점과 BJT 회로의 고속 및 강력한 전류 구동 능력이라는 장점을 갖고 있습니다.
STMicroelectronics의 BiCMOS SiGe(실리콘 게르마늄) 기술은 RF, 아날로그 및 디지털 부품을 단일 칩에 통합하여 외부 부품 수를 크게 줄이고 전력 소비를 최적화할 수 있습니다.
6.BCD
바이폴라-CMOS-DMOS, 이 기술은 1986년 STMicroelectronics(ST)가 처음 개발에 성공한 BCD 프로세스라고 불리는 동일한 칩에서 바이폴라, CMOS 및 DMOS 장치를 만들 수 있습니다.
BiPolar는 아날로그 회로에 적합하고, CMOS는 디지털 및 논리 회로에 적합하며, DMOS는 전력 및 고전압 장치에 적합합니다. BCD는 세 가지 장점을 결합합니다. 지속적인 개선을 통해 BCD는 전력 관리, 아날로그 데이터 수집 및 전력 액추에이터 분야의 제품에 널리 사용됩니다. ST의 공식 웹사이트에 따르면 BCD의 성숙한 공정은 아직 100nm 정도이고, 90nm는 아직 프로토타입 설계 단계에 있으며, 40nmBCD 기술은 개발 중인 차세대 제품에 속합니다.
게시 시간: 2024년 9월 10일