Bienvenue sur notre site Web pour obtenir des informations et des consultations sur les produits.
Notre site Internet :https://www.vet-china.com/
Gravure de Poly et SiO2 :
Après cela, les excès de Poly et de SiO2 sont éliminés par gravure, c'est-à-dire éliminés. A ce moment, directionnelgravureest utilisé. Dans la classification de la gravure, il existe une classification de la gravure directionnelle et de la gravure non directionnelle. La gravure directionnelle fait référence àgravuredans une certaine direction, tandis que la gravure non directionnelle est non directionnelle (j'en ai trop dit accidentellement. En bref, il s'agit d'éliminer SiO2 dans une certaine direction à travers des acides et des bases spécifiques). Dans cet exemple, nous utilisons une gravure directionnelle vers le bas pour éliminer le SiO2, et cela devient comme ceci.
Enfin, retirez la résine photosensible. À l'heure actuelle, la méthode d'élimination de la résine photosensible n'est pas l'activation par irradiation lumineuse mentionnée ci-dessus, mais par d'autres méthodes, car nous n'avons pas besoin de définir une taille spécifique à ce moment-là, mais d'enlever toute la résine photosensible. Finalement, cela devient comme le montre la figure suivante.
De cette manière, nous avons atteint l’objectif de conserver l’emplacement spécifique du Poly SiO2.
Formation de la source et du drain :
Enfin, considérons comment se forment la source et le drain. Tout le monde se souvient encore que nous en avions parlé dans le dernier numéro. La source et le drain sont implantés d'ions avec le même type d'éléments. À ce stade, nous pouvons utiliser une résine photosensible pour ouvrir la zone source/drain où le type N doit être implanté. Puisque nous prenons uniquement NMOS comme exemple, toutes les parties de la figure ci-dessus seront ouvertes, comme le montre la figure suivante.
La partie recouverte par la résine photosensible ne pouvant pas être implantée (la lumière est bloquée), les éléments de type N ne seront implantés que sur le NMOS requis. Puisque le substrat sous le poly est bloqué par le poly et le SiO2, il ne sera pas implanté, donc cela devient comme ça.
À ce stade, un modèle MOS simple a été réalisé. En théorie, si une tension est ajoutée à la source, au drain, au poly et au substrat, ce MOS peut fonctionner, mais nous ne pouvons pas simplement prendre une sonde et ajouter une tension directement à la source et au drain. À ce stade, un câblage MOS est nécessaire, c'est-à-dire que sur ce MOS, connectez des fils pour connecter plusieurs MOS ensemble. Jetons un coup d'œil au processus de câblage.
Faire VIA :
La première étape consiste à recouvrir l’intégralité du MOS d’une couche de SiO2, comme le montre la figure ci-dessous :
Bien entendu, ce SiO2 est produit par CVD, car il est très rapide et permet de gagner du temps. Ce qui suit est toujours le processus de pose de la résine photosensible et d'exposition. Après la fin, ça ressemble à ça.
Utilisez ensuite la méthode de gravure pour graver un trou sur le SiO2, comme indiqué dans la partie grise de la figure ci-dessous. La profondeur de ce trou entre directement en contact avec la surface du Si.
Enfin, retirez la résine photosensible et obtenez l'apparence suivante.
À ce stade, il faut remplir le conducteur dans ce trou. Quant à savoir ce qu'est ce chef d'orchestre ? Chaque entreprise est différente, la plupart d’entre elles sont des alliages de tungstène, alors comment combler ce trou ? La méthode PVD (Physical Vapor Deposition) est utilisée, et le principe est similaire à la figure ci-dessous.
Utilisez des électrons ou des ions à haute énergie pour bombarder le matériau cible, et le matériau cible cassé tombera au fond sous forme d'atomes, formant ainsi le revêtement en dessous. Le matériau cible que nous voyons habituellement dans les actualités fait référence au matériau cible ici.
Après avoir rempli le trou, cela ressemble à ceci.
Bien sûr, lorsque nous le remplissons, il est impossible de contrôler que l'épaisseur du revêtement soit exactement égale à la profondeur du trou, il y aura donc un certain excès, nous utilisons donc la technologie CMP (Chemical Mechanical Polishing), ce qui semble très haut de gamme, mais il s'agit en fait de broyer, d'éliminer les pièces en excès. Le résultat est comme ça.
À ce stade, nous avons terminé la production d’une couche de via. Bien entendu, la production de via concerne principalement le câblage de la couche métallique située derrière.
Production de couches métalliques :
Dans les conditions ci-dessus, nous utilisons le PVD pour déposer une autre couche de métal. Ce métal est principalement un alliage à base de cuivre.
Puis après exposition et gravure, on obtient ce que l’on souhaite. Continuez ensuite à empiler jusqu’à ce que nous répondions à nos besoins.
Lorsque nous dessinerons le tracé, nous vous indiquerons combien de couches de métal et via le processus utilisé peuvent être empilées au maximum, c'est-à-dire combien de couches peuvent être empilées.
Finalement, nous obtenons cette structure. Le pad supérieur est la broche de cette puce, et après emballage, il devient la broche que l'on peut voir (bien sûr, je l'ai dessiné au hasard, cela n'a aucune signification pratique, juste par exemple).
Il s'agit du processus général de fabrication d'une puce. Dans ce numéro, nous avons découvert l'exposition, la gravure, l'implantation ionique, les tubes de four, le CVD, le PVD, le CMP, etc. les plus importants dans la fonderie de semi-conducteurs.
Heure de publication : 23 août 2024