État de la recherche sur le circuit intégré SiC

Différent des dispositifs discrets S1C qui recherchent des caractéristiques de haute tension, haute puissance, haute fréquence et haute température, l'objectif de recherche du circuit intégré SiC est principalement d'obtenir un circuit numérique haute température pour le circuit de contrôle des circuits intégrés de puissance intelligents. Comme le circuit intégré SiC pour le champ électrique interne est très faible, l'influence du défaut des microtubules diminuera considérablement. Il s'agit du premier morceau de puce d'amplificateur opérationnel intégré monolithique SiC qui a été vérifié, le produit fini réel et déterminé par le rendement est beaucoup plus élevé. que les défauts des microtubules, par conséquent, basé sur le modèle de rendement SiC et les matériaux Si et CaAs est évidemment différent. La puce est basée sur la technologie NMOSFET à déplétion. La raison principale est que la mobilité effective des porteurs des MOSFET SiC à canal inverse est trop faible. Afin d'améliorer la mobilité superficielle du Sic, il est nécessaire d'améliorer et d'optimiser le processus d'oxydation thermique du Sic.

L'Université Purdue a réalisé de nombreux travaux sur les circuits intégrés SiC. En 1992, l'usine a été développée avec succès sur la base d'un circuit intégré numérique monolithique 6H-SIC NMOSFET à canal inverse. La puce contient des circuits sans porte, ou sans porte, sur ou porte, un compteur binaire et un demi-additionneur et peut fonctionner correctement dans la plage de température de 25 °C à 300 °C. En 1995, le premier MESFET Ics plan SiC a été fabriqué à l’aide de la technologie d’isolation par injection de vanadium. En contrôlant précisément la quantité de vanadium injectée, un SiC isolant peut être obtenu.

Dans les circuits logiques numériques, les circuits CMOS sont plus attractifs que les circuits NMOS. En septembre 1996, le premier circuit intégré numérique CMOS 6H-SIC a été fabriqué. Le dispositif utilise une couche d'oxyde de dépôt et d'ordre N injectée, mais en raison d'autres problèmes de processus, la tension de seuil des PMOSFET de la puce est trop élevée. En mars 1997 lors de la fabrication du circuit SiC CMOS de deuxième génération. La technologie d'injection de piège P et de couche d'oxyde de croissance thermique est adoptée. La tension de seuil des PMOSEFT obtenue par amélioration du processus est d'environ -4,5 V. Tous les circuits de la puce fonctionnent bien à température ambiante jusqu'à 300°C et sont alimentés par une seule alimentation, qui peut aller de 5 à 15 V.

Avec l'amélioration de la qualité des plaquettes de substrat, des circuits intégrés plus fonctionnels et à plus haut rendement seront réalisés. Cependant, lorsque les problèmes de matériaux et de processus SiC seront fondamentalement résolus, la fiabilité du dispositif et du boîtier deviendra le principal facteur affectant les performances des circuits intégrés SiC haute température.