Halbleiterprozessablauf-Ⅱ

Willkommen auf unserer Website für Produktinformationen und Beratung.

Unsere Website:https://www.vet-china.com/

Ätzen von Poly und SiO2:
Anschließend wird das überschüssige Poly und SiO2 weggeätzt, also entfernt. Zu diesem Zeitpunkt gerichtetRadierungverwendet wird. Bei der Klassifizierung des Ätzens gibt es eine Klassifizierung in gerichtetes Ätzen und ungerichtetes Ätzen. Unter Richtungsätzen versteht manRadierungin einer bestimmten Richtung, während ungerichtetes Ätzen ungerichtet ist (ich habe versehentlich zu viel gesagt. Kurz gesagt, es geht darum, SiO2 in einer bestimmten Richtung durch bestimmte Säuren und Basen zu entfernen). In diesem Beispiel verwenden wir eine nach unten gerichtete Ätzung, um SiO2 zu entfernen, und es sieht so aus.

Entfernen Sie abschließend den Fotolack. Zu diesem Zeitpunkt ist die Methode zum Entfernen des Fotolacks nicht die oben erwähnte Aktivierung durch Lichtbestrahlung, sondern andere Methoden, da wir zu diesem Zeitpunkt keine bestimmte Größe definieren müssen, sondern den gesamten Fotolack entfernen müssen. Schließlich sieht es so aus, wie in der folgenden Abbildung dargestellt.

Auf diese Weise haben wir das Ziel erreicht, die spezifische Position des Poly SiO2 beizubehalten.

Bildung von Quelle und Abfluss:
Betrachten wir abschließend, wie Source und Drain gebildet werden. Jeder erinnert sich noch daran, dass wir in der letzten Ausgabe darüber gesprochen haben. Quelle und Drain sind mit Elementen der gleichen Art ionenimplantiert. Zu diesem Zeitpunkt können wir Fotolack verwenden, um den Source/Drain-Bereich zu öffnen, in dem der N-Typ implantiert werden muss. Da wir NMOS nur als Beispiel nehmen, werden alle Teile in der obigen Abbildung geöffnet, wie in der folgenden Abbildung gezeigt.

Da der vom Fotolack bedeckte Teil nicht implantiert werden kann (das Licht wird blockiert), werden N-Typ-Elemente nur auf dem erforderlichen NMOS implantiert. Da das Substrat unter dem Poly durch Poly und SiO2 blockiert ist, wird es nicht implantiert, also sieht es so aus.

Zu diesem Zeitpunkt wurde ein einfaches MOS-Modell erstellt. Theoretisch kann dieser MOS funktionieren, wenn Spannung an Source, Drain, Poly und Substrat angelegt wird, aber wir können nicht einfach eine Sonde nehmen und Spannung direkt an Source und Drain anlegen. Zu diesem Zeitpunkt ist eine MOS-Verkabelung erforderlich, das heißt, an diesem MOS werden Drähte angeschlossen, um viele MOS miteinander zu verbinden. Werfen wir einen Blick auf den Verkabelungsprozess.

VIA herstellen:
Der erste Schritt besteht darin, den gesamten MOS mit einer Schicht aus SiO2 zu bedecken, wie in der folgenden Abbildung dargestellt:

Natürlich wird dieses SiO2 durch CVD hergestellt, da es sehr schnell und zeitsparend ist. Das Folgende ist noch der Prozess des Aufbringens des Fotolacks und des Belichtens. Nach dem Ende sieht es so aus.

Anschließend ätzen Sie mit der Ätzmethode ein Loch in das SiO2, wie im grauen Teil der folgenden Abbildung dargestellt. Die Tiefe dieses Lochs berührt direkt die Si-Oberfläche.

Entfernen Sie abschließend den Fotolack und erhalten Sie das folgende Aussehen.

Zu diesem Zeitpunkt muss der Leiter in dieses Loch gefüllt werden. Was ist dieser Dirigent? Jedes Unternehmen ist anders, die meisten davon sind Wolframlegierungen. Wie kann dieses Loch also gefüllt werden? Es wird das PVD-Verfahren (Physical Vapour Deposition) verwendet, dessen Prinzip der folgenden Abbildung ähnelt.

Verwenden Sie hochenergetische Elektronen oder Ionen, um das Zielmaterial zu bombardieren. Das zerbrochene Zielmaterial fällt in Form von Atomen zu Boden und bildet so die darunter liegende Beschichtung. Das Zielmaterial, das wir normalerweise in den Nachrichten sehen, bezieht sich auf das Zielmaterial hier.
Nach dem Füllen des Lochs sieht es so aus.

Wenn wir es füllen, ist es natürlich unmöglich, die Dicke der Beschichtung so zu steuern, dass sie genau der Tiefe des Lochs entspricht, sodass es zu einem gewissen Überschuss kommen wird. Deshalb verwenden wir die CMP-Technologie (Chemical Mechanical Polishing), was sehr klingt High-End, aber es schleift tatsächlich und schleift die überschüssigen Teile weg. Das Ergebnis ist so.

Zu diesem Zeitpunkt haben wir die Produktion einer Via-Schicht abgeschlossen. Natürlich dient die Herstellung von Durchkontaktierungen hauptsächlich der Verdrahtung der dahinter liegenden Metallschicht.

Metallschichtherstellung:
Unter den oben genannten Bedingungen verwenden wir PVD, um eine weitere Metallschicht aufzutragen. Bei diesem Metall handelt es sich hauptsächlich um eine Legierung auf Kupferbasis.

Nach der Belichtung und dem Ätzen erhalten wir dann, was wir wollen. Dann stapeln Sie weiter, bis wir unseren Bedarf gedeckt haben.

Wenn wir das Layout zeichnen, sagen wir Ihnen, wie viele Metallschichten und mit welchem ​​Verfahren maximal gestapelt werden können, also wie viele Schichten es stapeln kann.
Schließlich erhalten wir diese Struktur. Das obere Pad ist der Pin dieses Chips, und nach dem Verpacken wird es zu dem Pin, den wir sehen können (natürlich habe ich ihn zufällig gezeichnet, es hat keine praktische Bedeutung, nur als Beispiel).

Dies ist der allgemeine Prozess zur Herstellung eines Chips. In dieser Ausgabe haben wir etwas über die wichtigsten Belichtungstechniken, Ätzen, Ionenimplantation, Ofenrohre, CVD, PVD, CMP usw. in der Halbleitergießerei erfahren.