Forschungsstand der integrierten SiC-Schaltung

Im Gegensatz zu diskreten S1C-Geräten, die Hochspannungs-, Hochleistungs-, Hochfrequenz- und Hochtemperatureigenschaften anstreben, besteht das Forschungsziel der integrierten SiC-Schaltung hauptsächlich darin, Hochtemperatur-Digitalschaltungen für intelligente Leistungs-ICs-Steuerschaltungen zu erhalten. Da die integrierte SiC-Schaltung für das interne elektrische Feld sehr gering ist, wird der Einfluss des Mikrotubuli-Defekts stark nachlassen. Dies ist das erste Stück eines monolithischen integrierten SiC-Operationsverstärkerchips, der verifiziert wurde, das tatsächliche Endprodukt und die Ausbeute ist viel höher als Mikrotubuli-Defekte, daher ist das Si- und CaAs-Material basierend auf dem SiC-Ausbeutemodell offensichtlich unterschiedlich. Der Chip basiert auf der Depletion-NMOSFET-Technologie. Der Hauptgrund ist, dass die effektive Trägermobilität von Rückkanal-SiC-MOSFETs zu gering ist. Um die Oberflächenmobilität von Sic zu verbessern, ist es notwendig, den thermischen Oxidationsprozess von Sic zu verbessern und zu optimieren.

Die Purdue University hat viel an integrierten SiC-Schaltkreisen gearbeitet. Im Jahr 1992 wurde die Fabrik erfolgreich auf der Grundlage monolithischer digitaler integrierter Schaltkreise mit Rückkanal-6H-SIC-NMOSFETs entwickelt. Der Chip enthält Schaltkreise „Nicht-Gate“ oder „Nicht-Gate“, „Ein“ oder „Gate“, „Binärzähler“ und „Halbaddierer“ und kann im Temperaturbereich von 25 °C bis 300 °C einwandfrei funktionieren. Im Jahr 1995 wurden die ersten SiC-Ebenen-MESFET-ICs mithilfe der Vanadium-Injektionsisolationstechnologie hergestellt. Durch genaue Steuerung der Menge des injizierten Vanadiums kann ein isolierendes SiC erhalten werden.

In digitalen Logikschaltungen sind CMOS-Schaltungen attraktiver als NMOS-Schaltungen. Im September 1996 wurde der erste digitale integrierte 6H-SIC-CMOS-Schaltkreis hergestellt. Das Gerät verwendet eine injizierte N-Ordnung und eine abgeschiedene Oxidschicht, aber aufgrund anderer Prozessprobleme ist die Schwellenspannung des Chip-PMOSFETs zu hoch. Im März 1997 bei der Herstellung der SiC-CMOS-Schaltung der zweiten Generation. Die Technologie der Injektion von P-Falle und thermischer Wachstumsoxidschicht wird übernommen. Die durch Prozessverbesserung erhaltene Schwellenspannung von PMOSEFTs beträgt etwa -4,5 V. Alle Schaltkreise auf dem Chip funktionieren gut bei Raumtemperatur bis zu 300 °C und werden von einer einzigen Stromversorgung versorgt, die zwischen 5 und 15 V liegen kann.

Mit der Verbesserung der Qualität der Substratwafer werden funktionsfähigere integrierte Schaltkreise mit höherer Ausbeute hergestellt. Wenn jedoch die SiC-Material- und Prozessprobleme grundsätzlich gelöst sind, wird die Zuverlässigkeit von Gerät und Gehäuse zum Hauptfaktor, der die Leistung integrierter Hochtemperatur-SiC-Schaltkreise beeinflusst.


Zeitpunkt der Veröffentlichung: 23. August 2022
WhatsApp Online-Chat!