SiC интеграль схеманың тикшеренү статусы

1гары көчәнеш, югары көч, югары ешлык һәм югары температура характеристикаларын эзләүче S1C дискрет җайланмалардан аермалы буларак, SiC интеграль схеманың тикшеренү максаты, нигездә, интеллектуаль IC-контроль схемасы өчен югары температуралы санлы схеманы алу. Эчке электр кыры өчен SiC интеграль схемасы бик түбән булганлыктан, микротубуллар җитешсезлегенең йогынтысы сизелерлек кимиячәк, бу монолит SiC интеграль оператив көчәйткеч чипның беренче кисәге тикшерелде, әзер продукт һәм уңыш белән билгеләнде. микротубул җитешсезлекләренә караганда, SiC җитештерү моделенә нигезләнеп, Si һәм CaAs материалы аерылып тора. Чип NMOSFET технологиясенең бетүенә нигезләнгән. Төп сәбәп - кире канал SiC MOSFETларның эффектив йөртүче хәрәкәте бик түбән. Сикның өслек хәрәкәтен яхшырту өчен, Сикның җылылык оксидлаштыру процессын яхшыртырга һәм оптимальләштерергә кирәк.

Пурду университеты SiC интеграль схемалар буенча бик күп эш башкарды. 1992-нче елда завод 6H-SIC NMOSFETs монолит санлы интеграль челтәр кире каналына нигезләнеп уңышлы эшләнде. Чип капка түгел, капка түгел, капка, бинар счетчик, ярты реклама схемаларын үз эченә ала һәм 25 ° C - 300 ° C температура диапазонында дөрес эшли ала. 1995-нче елда беренче SiC самолеты MESFET Ics ванадиум инъекция изоляциясе технологиясе ярдәмендә ясалган. Ванадиум инъекция күләмен төгәл контрольдә тотып, изоляцион SiC алырга мөмкин.

Санлы логик схемаларда, CMOS схемалары NMOS схемаларына караганда җәлеп итүчән. 1996 елның сентябрендә беренче 6H-SIC CMOS санлы интеграль схема җитештерелде. Deviceайланма инъекцияләнгән N-заказ һәм оксид катламын куллана, ләкин башка процесс проблемалары аркасында PMOSFETs бусагасы көчәнеше артык зур. 1997 елның мартында SiC CMOS икенче буын җитештергәндә. П тозагы һәм җылылык үсеше оксиды катламы салу технологиясе кабул ителде. Процессны яхшырту белән алынган PMOSEFTларның бусага көчәнеше -4.5В тирәсе. Чиптагы барлык схемалар 300 ° C кадәр бүлмә температурасында яхшы эшли һәм 5-15Втан теләсә кайда булырга мөмкин булган бер электр белән тәэмин ителә.

Субстрат вафер сыйфатын яхшырту белән, функциональ һәм югары уңышлы интеграль схемалар ясалачак. Ләкин, SiC материалы һәм процесс проблемалары нигездә чишелгәч, җайланманың һәм пакетның ышанычлылыгы югары температуралы SiC интеграль схемалар эшенә тәэсир итүче төп факторга әйләнәчәк.


Пост вакыты: 23-2022 август
WhatsApp Онлайн Чат!