Dir kënnt et verstoen och wann Dir nach ni Physik oder Mathematik studéiert hutt, awer et ass e bëssen ze einfach a gëeegent fir Ufänger. Wann Dir méi iwwer CMOS wësse wëllt, musst Dir den Inhalt vun dësem Thema liesen, well nëmmen nodeems Dir de Prozessflow versteet (dat ass de Produktiounsprozess vun der Diode) kënnt Dir weiderhin de folgenden Inhalt verstoen. Da loosst eis léieren wéi dës CMOS an der Schmelzfirma an dësem Thema produzéiert gëtt (net fortgeschratt Prozess als Beispill huelen, ass de CMOS vum fortgeschrattene Prozess anescht a Struktur a Produktiounsprinzip).
Als éischt musst Dir wëssen datt d'Waffelen déi d'Schmelz vum Fournisseur kritt (Silicon waferFournisseur) sinn een nom aneren, mat engem Radius vun 200mm (8 ZollFabréck) oder 300 mm (12 ZollFabréck). Wéi an der Figur hei ënnen gewisen, ass et tatsächlech ähnlech wéi e grousse Kuch, dee mir e Substrat nennen.
Allerdéngs ass et net bequem fir eis dat esou ze kucken. Mir kucken vun ënnen no uewen a kucken d'Querschnittsvisioun, déi zu der folgender Figur gëtt.
Als nächst kucke mer wéi de CMOS Modell erschéngt. Well den eigentleche Prozess Dausende vu Schrëtt erfuerdert, wäert ech iwwer d'Haaptschrëtt vum einfachsten 8-Zoll Wafer schwätzen.
Gutt maachen an Inversion Layer:
Dat heescht, d'Brunn gëtt duerch Ionimplantatioun an de Substrat implantéiert (Ionimplantatioun, hei ënnendrënner als imp bezeechent). Wann Dir NMOS maache wëllt, musst Dir P-Typ Wells implantéieren. Wann Dir PMOS maache wëllt, musst Dir N-Typ Wells implantéieren. Fir Är Kamoudheet, loosst eis NMOS als Beispill huelen. D'Ionimplantatiounsmaschinn implantéiert d'P-Typ Elementer, déi an de Substrat op eng spezifesch Tiefe implantéiert ginn, an erhëtzt se dann op héijer Temperatur am Uewenröhr fir dës Ionen ze aktivéieren an ze diffuséieren. Dëst fäerdeg d'Produktioun vun der Brunn. Dëst ass wéi et ausgesäit nodeems d'Produktioun fäerdeg ass.
Nodeems Dir de Brunn gemaach hutt, ginn et aner Ionimplantatiounsschrëtt, den Zweck vun deem ass d'Gréisst vum Kanalstroum an der Schwellespannung ze kontrolléieren. Jidderee kann et d'Inversiounsschicht nennen. Wann Dir NMOS wëllt maachen, gëtt d'Inversiounsschicht mat P-Typ Ionen implantéiert, a wann Dir PMOS wëllt maachen, gëtt d'Inversiounsschicht mat N-Typ Ionen implantéiert. No der Implantatioun ass et de folgende Modell.
Et gi vill Inhalter hei, wéi d'Energie, de Wénkel, d'Ionkonzentratioun bei der Ionimplantatioun, asw., déi net an dëser Emissioun abegraff sinn, an ech gleewen, datt wann Dir dës Saache wësst, musst Dir en Insider sinn, an Dir sidd der Meenung. muss e Wee hunn se ze léieren.
SiO2 maachen:
Siliziumdioxid (SiO2, heino als Oxid bezeechent) gëtt spéider gemaach. Am CMOS Produktiounsprozess ginn et vill Weeër fir Oxid ze maachen. Hei gëtt SiO2 ënner dem Paart benotzt, a seng Dicke beaflosst direkt d'Gréisst vun der Schwellespannung an d'Gréisst vum Kanalstroum. Dofir wielen déi meescht Schmelzen d'Oxidatiounsmethod fir Schmelzröhre mat der héchster Qualitéit, déi präzis Dickekontrolle an déi bescht Uniformitéit op dësem Schrëtt. Tatsächlech ass et ganz einfach, dat heescht, an engem Schmelzröhre mat Sauerstoff gëtt héich Temperatur benotzt fir Sauerstoff a Silizium chemesch ze reagéieren fir SiO2 ze generéieren. Op dës Manéier gëtt eng dënn Schicht vu SiO2 op der Uewerfläch vum Si generéiert, wéi an der Figur hei drënner.
Natierlech gëtt et hei och vill spezifesch Informatiounen, wéi wéivill Grad gebraucht ginn, wéi vill Sauerstoffkonzentratioun gebraucht gëtt, wéi laang déi héich Temperatur gebraucht gëtt, asw.. Dat sinn net wat mir elo iwwerleeën, déi sinn ze spezifesch.
Bildung vum Gate End Poly:
Mee et ass nach net eriwwer. SiO2 ass just gläichwäerteg mat engem Fuedem, an de richtege Paart (Poly) ass nach net ugefaang. Also eise nächste Schrëtt ass eng Schicht vu Polysilisium op SiO2 ze leeën (Polysilicium besteet och aus engem eenzegen Siliziumelement, awer d'Gitterarrangement ass anescht. Frot mech net firwat de Substrat Single-Crystal Silicon benotzt an d'Paart benotzt Polysilicon. ass e Buch genannt Semiconductor Physik Dir kënnt doriwwer léieren. Poly ass och e ganz kritesche Link am CMOS, awer de Komponent vu Poly ass Si, an et kann net generéiert ginn duerch direkt Reaktioun mam Si Substrat wéi wuessen SiO2. Dëst erfuerdert déi legendär CVD (Chemical Vapor Deposition), déi chemesch an engem Vakuum reagéiert an de generéierten Objet op der Wafer ausfällt. An dësem Beispill ass déi generéiert Substanz Polysilicium, an dann op der Wafer ausgefall (hei muss ech soen datt Poly an engem Schmelzröhre duerch CVD generéiert gëtt, sou datt d'Generatioun vu Poly net vun enger purer CVD Maschinn gemaach gëtt).
Awer de Polysilicium, deen duerch dës Methode geformt gëtt, gëtt op de ganze Wafer ausgefall, an et gesäit aus wéi dëst nom Nidderschlag.
Beliichtung vu Poly a SiO2:
Op dësem Schrëtt ass déi vertikal Struktur déi mir wëllen tatsächlech geformt ginn, mat Poly op der Spëtzt, SiO2 um Enn, an dem Substrat um Buedem. Awer elo ass de ganze Wafer esou, a mir brauche just eng spezifesch Positioun fir d'Struktur vum "Kraaft" ze sinn. Also ass et de kriteschste Schrëtt am ganze Prozess - Beliichtung.
Mir verdeelen als éischt eng Schicht vu Photoresist op der Uewerfläch vum Wafer, an et gëtt esou.
Da setzt déi definéiert Mask (de Circuitmuster ass op der Mask definéiert) drop, a bestrahlt se endlech mat Liicht vun enger spezifescher Wellelängt. De Photoresist gëtt am bestrahlte Beräich aktivéiert. Well d'Gebitt, déi vun der Mask blockéiert ass, net vun der Liichtquell beliicht ass, gëtt dëst Stéck Photoresist net aktivéiert.
Well den aktivéierten Photoresist besonnesch einfach vun enger spezifescher chemescher Flëssegkeet ewechgewäsch gëtt, während den onaktivéierten Photoresist net ewechgewäsch ka ginn, gëtt no Bestrahlung eng spezifesch Flëssegkeet benotzt fir den aktivéierten Photoresist ewech ze wäschen, a schliisslech gëtt et esou, a léisst de Photoresist wou Poly a SiO2 musse behalen ginn, an de Photoresist ewechhuelen wou et net behalen muss ginn.
Post Zäit: Aug-23-2024