製品情報やご相談については、当社の Web サイトへようこそ。
私たちのウェブサイト:https://www.vet-china.com/
Poly と SiO2 のエッチング:
この後、余分なＰｏｌｙとＳｉＯ２をエッチング、つまり除去する。このとき、方向性はエッチングが使用されます。エッチングの分類には、指向性エッチングと無指向性エッチングの分類がある。方向性エッチングとは、エッチング無指向性エッチングは、特定の方向にエッチングするのに対し、無指向性エッチングです（うっかり言い過ぎました。簡単に言うと、特定の酸と塩基によって特定の方向に SiO2 を除去することです）。今回は下方向エッチングでSiO2を除去するとこんな感じになります。
最後にフォトレジストを除去します。このとき、フォトレジストを除去する方法は、特定のサイズを定義する必要がないため、上記の光照射による活性化ではなく、他の方法でフォトレジストをすべて除去することとします。最終的には下図のようになります。
このようにして、Poly SiO2 の特定の位置を保持するという目的を達成しました。
ソースとドレインの形成:
最後に、ソースとドレインがどのように形成されるかを考えてみましょう。前回の号でそれについて話したのを誰もがまだ覚えています。ソースとドレインには同種の元素がイオン注入されます。この時点で、フォトレジストを使用して、N 型を注入する必要があるソース/ドレイン領域を開くことができます。 NMOS を例として取り上げているだけなので、次の図に示すように、上図のすべての部分が開かれます。
フォトレジストで覆われた部分は注入できない（光が遮断される）ため、必要な NMOS にのみ N 型要素が注入されます。ポリの下の基板はポリとSiO2でブロックされているので注入されず、このようになります。
この時点で、単純な MOS モデルが作成されました。理論的には、ソース、ドレイン、ポリゴン、基板に電圧を加えれば、この MOS は動作しますが、プローブを使ってソースとドレインに直接電圧を加えることはできません。このとき、MOS配線、つまりこのMOS上に多数のMOSを接続するための配線が必要となります。配線工程を見てみましょう。
VIAの作成：
最初のステップは、以下の図に示すように、MOS 全体を SiO2 層で覆うことです。
もちろん、この SiO2 は CVD によって生成されます。これは、非常に高速で時間を節約できるためです。以下はフォトレジストを塗布して露光するプロセスです。終了後はこんな感じです。
次に、エッチング法を使用して、下図の灰色の部分に示すように、SiO2 に穴をエッチングします。この穴の深さは、Si 表面に直接接触します。
最後にフォトレジストを除去すると、次のような外観が得られます。
このときやるべきことは、この穴に導体を埋めることです。この指揮者は何者ですか？各社それぞれ異なりますが、ほとんどがタングステン合金ですので、この穴はどうやって埋めることができるのでしょうか？ PVD(Physical Vapor Deposition)法を使用しており、原理は下図と同様です。
高エネルギーの電子またはイオンを使用してターゲット材料を衝撃すると、壊れたターゲット材料が原子の形で底に落ち、その下にコーティングが形成されます。私たちが普段ニュースで見る対象物質とは、ここでいう対象物質のことを指します。
穴を埋めるとこんな感じになります。
もちろん、埋め込む際、コーティングの厚さを穴の深さと完全に同じにすることは不可能で、余分な部分が発生します。そのため、CMP（化学機械研磨）技術を使用します。高級品ですが、実際には余分な部分を削ぎ落としています。結果はこんな感じです。
この時点で、ビア層の作成が完了しました。もちろん、ビアの作成は主に背後の金属層の配線を目的としています。
金属層の製造:
上記の条件下で、PVD を使用して別の金属層を堆積します。この金属は主に銅を主成分とした合金です。
その後、露光とエッチングを経て、希望どおりのものが得られます。その後、ニーズを満たすまで積み重ね続けます。
レイアウトを描く際に、使用するメタルとビアを最大何層まで積み重ねることができるか、つまり何層まで積み重ねることができるかを伝えます。
最終的にこの構造が得られます。上部のパッドがこのチップのピンで、パッケージ化後は目に見えるピンになります（もちろん、適当に描いたもので、実用的な意味はありません。例として）。
これがチップを製造する一般的なプロセスです。今回は、半導体製造において最も重要な露光、エッチング、イオン注入、炉心管、CVD、PVD、CMPなどについて学びました。
投稿日時: 2024 年 8 月 23 日