Chào mừng bạn đến với trang web của chúng tôi để biết thông tin và tư vấn về sản phẩm.
Trang web của chúng tôi:https://www.vet-china.com/
Khắc Poly và SiO2:
Sau đó, Poly và SiO2 dư thừa sẽ bị ăn mòn, tức là bị loại bỏ. Lúc này, định hướngkhắcđược sử dụng. Trong việc phân loại khắc, có sự phân loại khắc định hướng và khắc không định hướng. Khắc định hướng đề cập đếnkhắctheo một hướng nhất định, trong khi ăn mòn không định hướng là không định hướng (tôi vô tình nói quá nhiều. Tóm lại là loại bỏ SiO2 theo một hướng nhất định thông qua các axit và bazơ cụ thể). Trong ví dụ này, chúng tôi sử dụng phương pháp ăn mòn hướng xuống để loại bỏ SiO2 và nó sẽ như thế này.
Cuối cùng, loại bỏ chất quang dẫn. Tại thời điểm này, phương pháp loại bỏ chất quang dẫn không phải là kích hoạt thông qua chiếu xạ ánh sáng được đề cập ở trên mà thông qua các phương pháp khác, bởi vì chúng ta không cần xác định một kích thước cụ thể vào lúc này mà là loại bỏ tất cả chất quang dẫn. Cuối cùng, nó trở nên như thể hiện trong hình dưới đây.
Bằng cách này, chúng tôi đã đạt được mục đích giữ lại vị trí cụ thể của Poly SiO2.
Sự hình thành nguồn và cống:
Cuối cùng, hãy xem xét nguồn và cống được hình thành như thế nào. Mọi người vẫn còn nhớ chúng ta đã nói về chuyện đó ở số trước. Nguồn và cống được cấy ion với cùng loại nguyên tố. Lúc này, chúng ta có thể sử dụng chất quang dẫn để mở vùng nguồn/cống nơi loại N cần cấy. Vì chúng ta chỉ lấy NMOS làm ví dụ nên tất cả các phần trong hình trên sẽ được mở, như thể hiện trong hình sau.
Vì phần được bao phủ bởi chất quang dẫn không thể được cấy ghép (ánh sáng bị chặn), nên các phần tử loại N sẽ chỉ được cấy trên NMOS được yêu cầu. Do chất nền bên dưới poly bị chặn bởi poly và SiO2 nên sẽ không cấy ghép được nên thành ra như thế này.
Tại thời điểm này, một mô hình MOS đơn giản đã được tạo ra. Về lý thuyết, nếu điện áp được thêm vào nguồn, cống, poly và đế thì MOS này có thể hoạt động, nhưng chúng ta không thể chỉ lấy đầu dò và thêm điện áp trực tiếp vào nguồn và cống. Lúc này cần nối dây MOS, tức là trên MOS này nối dây để nối nhiều MOS lại với nhau. Chúng ta hãy xem quá trình nối dây.
Làm VIA:
Bước đầu tiên là phủ toàn bộ MOS bằng một lớp SiO2, như minh họa trong hình bên dưới:
Tất nhiên, SiO2 này được sản xuất bởi CVD, vì nó rất nhanh và tiết kiệm thời gian. Sau đây vẫn là quá trình đặt chất quang dẫn và phơi sáng. Sau khi kết thúc thì nó trông như thế này.
Sau đó sử dụng phương pháp khắc để khắc một lỗ trên SiO2, như thể hiện ở phần màu xám trong hình bên dưới. Độ sâu của lỗ này tiếp xúc trực tiếp với bề mặt Si.
Cuối cùng, loại bỏ chất cản quang và có được hình dáng như sau.
Lúc này việc cần làm là nhét dây dẫn vào lỗ này. Còn người dẫn đường này là gì? Mỗi hãng mỗi khác, hầu hết đều là hợp kim vonfram, vậy làm sao có thể lấp đầy lỗ hổng này? Phương pháp PVD (Lắng đọng hơi vật lý) được sử dụng và nguyên tắc tương tự như hình bên dưới.
Sử dụng các electron hoặc ion năng lượng cao để bắn phá vật liệu mục tiêu, vật liệu mục tiêu bị vỡ sẽ rơi xuống đáy dưới dạng nguyên tử, từ đó hình thành lớp phủ bên dưới. Tài liệu mục tiêu mà chúng ta thường thấy trong tin tức đề cập đến tài liệu mục tiêu ở đây.
Sau khi lấp đầy lỗ, nó trông như thế này.
Tất nhiên khi chúng ta trám thì không thể kiểm soát độ dày lớp phủ cho chính xác bằng độ sâu lỗ nên sẽ có phần thừa nên chúng ta sử dụng công nghệ CMP (Chemical Mechanical Polishing), nghe rất hay. cao cấp nhưng thực chất là mài giũa, mài đi những phần thừa. Kết quả là như thế này.
Tại thời điểm này, chúng tôi đã hoàn thành việc sản xuất một lớp via. Tất nhiên, việc sản xuất via chủ yếu là để nối dây của lớp kim loại phía sau.
Sản xuất lớp kim loại:
Trong các điều kiện trên, chúng tôi sử dụng PVD để loại bỏ một lớp kim loại khác. Kim loại này chủ yếu là hợp kim dựa trên đồng.
Sau đó, sau khi phơi sáng và khắc, chúng tôi có được thứ mình muốn. Sau đó tiếp tục xếp chồng lên nhau cho đến khi chúng ta đáp ứng được nhu cầu của mình.
Khi chúng tôi vẽ bố cục, chúng tôi sẽ cho bạn biết có thể xếp chồng lên nhau tối đa bao nhiêu lớp kim loại và thông qua quy trình được sử dụng, nghĩa là nó có thể được xếp chồng lên nhau bao nhiêu lớp.
Cuối cùng, chúng ta có được cấu trúc này. Miếng đệm trên cùng là chốt của con chip này, sau khi đóng gói, nó trở thành chốt mà chúng ta có thể nhìn thấy (tất nhiên là mình vẽ ngẫu nhiên, chẳng có ý nghĩa thực tế gì chẳng hạn).
Đây là quy trình chung để tạo ra một con chip. Trong số này, chúng ta đã tìm hiểu về các quá trình tiếp xúc, ăn mòn, cấy ion, ống nung, CVD, PVD, CMP, v.v. quan trọng nhất trong xưởng đúc bán dẫn.
Thời gian đăng: 23-08-2024