Maligayang pagdating sa aming website para sa impormasyon ng produkto at konsultasyon.
Ang aming website:https://www.vet-china.com/
Pag-ukit ng Poly at SiO2:
Pagkatapos nito, ang labis na Poly at SiO2 ay nauukit, iyon ay, inalis. Sa oras na ito, direksyonpag-ukitay ginagamit. Sa pag-uuri ng pag-ukit, mayroong isang pag-uuri ng itinuro na pag-ukit at di-itinuro na pag-ukit. Tinutukoy ng directional etching angpag-ukitsa isang tiyak na direksyon, habang ang non-directional etching ay non-directional (hindi ko sinasadyang sinabi ng masyadong maraming. Sa madaling salita, ito ay upang alisin ang SiO2 sa isang tiyak na direksyon sa pamamagitan ng mga tiyak na acid at base). Sa halimbawang ito, gumagamit kami ng pababang direksyon na pag-ukit upang alisin ang SiO2, at ito ay nagiging ganito.
Panghuli, alisin ang photoresist. Sa oras na ito, ang paraan ng pag-alis ng photoresist ay hindi ang pag-activate sa pamamagitan ng light irradiation na binanggit sa itaas, ngunit sa pamamagitan ng iba pang mga pamamaraan, dahil hindi namin kailangang tukuyin ang isang tiyak na laki sa oras na ito, ngunit upang alisin ang lahat ng photoresist. Sa wakas, ito ay magiging tulad ng ipinapakita sa sumusunod na figure.
Sa ganitong paraan, nakamit namin ang layunin ng pagpapanatili ng tiyak na lokasyon ng Poly SiO2.
Ang pagbuo ng pinagmulan at alisan ng tubig:
Sa wakas, isaalang-alang natin kung paano nabuo ang pinagmulan at alisan ng tubig. Natatandaan pa ng lahat na napag-usapan natin ito noong nakaraang isyu. Ang pinagmulan at alisan ng tubig ay ion-implanted na may parehong uri ng mga elemento. Sa oras na ito, maaari naming gamitin ang photoresist upang buksan ang lugar ng pinagmulan/drain kung saan kailangang itanim ang uri ng N. Dahil kinukuha lang namin ang NMOS bilang isang halimbawa, ang lahat ng bahagi sa figure sa itaas ay mabubuksan, tulad ng ipinapakita sa sumusunod na figure.
Dahil hindi maaaring itanim ang bahaging sakop ng photoresist (naka-block ang ilaw), ang mga elementong N-type ay ilalagay lamang sa kinakailangang NMOS. Dahil ang substrate sa ilalim ng poly ay naharang ng poly at SiO2, hindi ito itinatanim, kaya ito ay nagiging ganito.
Sa puntong ito, isang simpleng modelo ng MOS ang ginawa. Sa teorya, kung ang boltahe ay idinagdag sa pinagmulan, alisan ng tubig, poly at substrate, ang MOS na ito ay maaaring gumana, ngunit hindi lamang tayo maaaring kumuha ng probe at magdagdag ng boltahe nang direkta sa pinagmulan at alisan ng tubig. Sa oras na ito, kailangan ang MOS wiring, iyon ay, sa MOS na ito, ikonekta ang mga wire upang ikonekta ang maraming MOS nang magkasama. Tingnan natin ang proseso ng mga kable.
Paggawa ng VIA:
Ang unang hakbang ay takpan ang buong MOS ng isang layer ng SiO2, tulad ng ipinapakita sa figure sa ibaba:
Siyempre, ang SiO2 na ito ay ginawa ng CVD, dahil ito ay napakabilis at nakakatipid ng oras. Ang mga sumusunod ay pa rin ang proseso ng pagtula ng photoresist at paglalantad. After the end, parang ganito.
Pagkatapos ay gamitin ang paraan ng pag-ukit upang mag-ukit ng isang butas sa SiO2, tulad ng ipinapakita sa kulay abong bahagi sa figure sa ibaba. Ang lalim ng butas na ito ay direktang nakikipag-ugnay sa ibabaw ng Si.
Panghuli, alisin ang photoresist at makuha ang sumusunod na hitsura.
Sa oras na ito, ang kailangang gawin ay punan ang konduktor sa butas na ito. Kung ano ang konduktor na ito? Ang bawat kumpanya ay naiiba, karamihan sa kanila ay tungsten alloys, kaya paano mapupunan ang butas na ito? Ginagamit ang paraan ng PVD (Physical Vapor Deposition), at ang prinsipyo ay katulad ng figure sa ibaba.
Gumamit ng mga electron o ions na may mataas na enerhiya upang bombahin ang target na materyal, at ang sirang target na materyal ay mahuhulog sa ilalim sa anyo ng mga atom, kaya bumubuo ng patong sa ibaba. Ang target na materyal na karaniwan nating nakikita sa mga balita ay tumutukoy sa target na materyal dito.
Pagkatapos punan ang butas, ganito ang hitsura.
Siyempre, kapag pinunan namin ito, imposibleng kontrolin ang kapal ng patong na eksaktong katumbas ng lalim ng butas, kaya magkakaroon ng kaunting labis, kaya gumagamit kami ng teknolohiyang CMP (Chemical Mechanical Polishing), na napakaganda ng tunog. high-end, ngunit ito ay talagang paggiling, paggiling ang mga labis na bahagi. Ang resulta ay ganito.
Sa puntong ito, natapos na namin ang paggawa ng isang layer ng via. Siyempre, ang produksyon ng via ay higit sa lahat para sa mga kable ng metal layer sa likod.
Produksyon ng metal layer:
Sa ilalim ng mga kundisyon sa itaas, ginagamit namin ang PVD para i-dep ang isa pang layer ng metal. Ang metal na ito ay pangunahing isang haluang metal na batay sa tanso.
Tapos after exposure at etching, nakukuha namin yung gusto namin. Pagkatapos ay patuloy na mag-stack up hanggang sa matugunan namin ang aming mga pangangailangan.
Kapag iginuhit namin ang layout, sasabihin namin sa iyo kung gaano karaming mga layer ng metal at sa pamamagitan ng prosesong ginamit ang maaaring i-stack nang pinakamarami, na nangangahulugang kung gaano karaming mga layer ang maaari itong i-stack.
Sa wakas, nakuha namin ang istrakturang ito. Ang tuktok na pad ay ang pin ng chip na ito, at pagkatapos ng packaging, ito ay nagiging pin na makikita natin (siyempre, iginuhit ko ito nang random, walang praktikal na kahalagahan, halimbawa lamang).
Ito ang pangkalahatang proseso ng paggawa ng chip. Sa isyung ito, nalaman namin ang tungkol sa pinakamahalagang exposure, etching, ion implantation, furnace tubes, CVD, PVD, CMP, atbp. sa semiconductor foundry.
Oras ng post: Aug-23-2024