Halvledarprocessflöde-Ⅱ

Välkommen till vår hemsida för produktinformation och konsultation.

Vår hemsida:https://www.vet-china.com/

Etsning av poly och SiO2:
Efter detta etsas överskottet Poly och SiO2 bort, det vill säga avlägsnas. Vid den här tiden, riktningsvisetsninganvänds. I klassificeringen av etsning finns en klassificering av riktad etsning och icke-riktad etsning. Riktningsetsning avseretsningi en viss riktning, medan icke-riktad etsning är icke-riktad (jag sa av misstag för mycket. Kort sagt är det att avlägsna SiO2 i en viss riktning genom specifika syror och baser). I det här exemplet använder vi nedåtriktad etsning för att ta bort SiO2, och det blir så här.

Ta slutligen bort fotoresisten. För närvarande är metoden för att ta bort fotoresisten inte aktiveringen genom ljusbestrålning som nämnts ovan, utan genom andra metoder, eftersom vi inte behöver definiera en specifik storlek vid denna tidpunkt, utan att ta bort all fotoresist. Slutligen blir det som visas i följande figur.

På detta sätt har vi uppnått syftet att behålla den specifika platsen för Poly SiO2.

Bildandet av källan och avloppet:
Låt oss slutligen överväga hur källan och avloppet bildas. Alla minns fortfarande att vi pratade om det i förra numret. Källan och avloppet är jonimplanterade med samma typ av element. För närvarande kan vi använda fotoresist för att öppna käll-/dräneringsområdet där N-typen behöver implanteras. Eftersom vi bara tar NMOS som exempel kommer alla delar i ovanstående figur att öppnas, som visas i följande figur.

Eftersom den del som täcks av fotoresisten inte kan implanteras (ljuset är blockerat) kommer element av N-typ endast att implanteras på den nödvändiga NMOS. Eftersom substratet under polyet är blockerat av poly och SiO2 kommer det inte att implanteras, så det blir så här.

Vid det här laget har en enkel MOS-modell gjorts. I teorin, om spänning läggs till source, drain, poly och substrat, kan denna MOS fungera, men vi kan inte bara ta en sond och lägga till spänning direkt till source och drain. För närvarande behövs MOS-ledningar, det vill säga på denna MOS, anslut kablar för att koppla ihop många MOS. Låt oss ta en titt på ledningsprocessen.

Gör VIA:
Det första steget är att täcka hela MOS med ett lager av SiO2, som visas i bilden nedan:

Naturligtvis är denna SiO2 producerad av CVD, eftersom den är väldigt snabb och sparar tid. Följande är fortfarande processen att lägga fotoresist och exponera. Efter slutet ser det ut så här.

Använd sedan etsningsmetoden för att etsa ett hål på SiO2, som visas i den grå delen i figuren nedan. Djupet av detta hål kommer i direkt kontakt med Si-ytan.

Ta slutligen bort fotoresisten och få följande utseende.

För närvarande är det som behöver göras att fylla ledaren i detta hål. Vad är denna ledare? Varje företag är olika, de flesta av dem är volframlegeringar, så hur kan detta hål fyllas? PVD-metoden (Physical Vapour Deposition) används, och principen liknar figuren nedan.

Använd högenergielektroner eller joner för att bombardera målmaterialet, och det trasiga målmaterialet kommer att falla till botten i form av atomer och bilda beläggningen nedan. Det målmaterial vi brukar se i nyheterna syftar på målmaterialet här.
Efter att ha fyllt hålet ser det ut så här.

Naturligtvis, när vi fyller den, är det omöjligt att kontrollera tjockleken på beläggningen så att den är exakt lika med hålets djup, så det blir lite överskott, så vi använder CMP (Chemical Mechanical Polishing) teknologi, vilket låter väldigt high-end, men det är faktiskt slipning, slipning bort överflödiga delar. Resultatet är så här.

Vid det här laget har vi slutfört produktionen av ett lager av via. Naturligtvis är produktionen av via huvudsakligen för ledning av metallskiktet bakom.

Metallskiktsproduktion:
Under ovanstående förhållanden använder vi PVD för att tappa ytterligare ett lager av metall. Denna metall är huvudsakligen en kopparbaserad legering.

Sedan efter exponering och etsning får vi det vi vill ha. Fortsätt sedan att stapla tills vi uppfyller våra behov.

När vi ritar layouten kommer vi att berätta hur många lager av metall och via processen som används som mest kan staplas, vilket betyder hur många lager det kan staplas.
Äntligen får vi denna struktur. Den övre dynan är stiftet på detta chip, och efter förpackning blir det stiftet vi kan se (naturligtvis, jag ritade det slumpmässigt, det har ingen praktisk betydelse, bara till exempel).

Detta är den allmänna processen för att göra ett chip. I det här numret lärde vi oss om den viktigaste exponeringen, etsning, jonimplantation, ugnsrör, CVD, PVD, CMP, etc. i halvledargjuteri.