Bem-vindo ao nosso site para informações e consultas sobre produtos.
Nosso site:https://www.vet-china.com/
Gravura de Poli e SiO2:
Depois disso, o excesso de Poli e SiO2 é gravado, ou seja, removido. Neste momento, direcionalgravuraé usado. Na classificação da gravação, existe uma classificação de gravação direcional e gravação não direcional. A gravação direcional refere-se agravuraem uma determinada direção, enquanto o ataque não direcional é não direcional (falei demais acidentalmente. Resumindo, é remover o SiO2 em uma determinada direção através de ácidos e bases específicos). Neste exemplo, usamos ataque direcional descendente para remover SiO2, e fica assim.
Finalmente, remova o fotorresiste. Neste momento, o método de remoção do fotorresistente não é a ativação através da irradiação luminosa citada acima, mas sim através de outros métodos, pois não precisamos definir um tamanho específico neste momento, mas sim retirar todo o fotorresistente. Finalmente, fica como mostrado na figura a seguir.
Desta forma, atingimos o objetivo de manter a localização específica do Poli SiO2.
Formação da fonte e dreno:
Finalmente, vamos considerar como a fonte e o dreno são formados. Todos ainda se lembram que falamos sobre isso na última edição. A fonte e o dreno são implantados com íons do mesmo tipo de elementos. Neste momento, podemos usar o fotorresistente para abrir a área de fonte/dreno onde o tipo N precisa ser implantado. Como tomamos apenas o NMOS como exemplo, todas as partes da figura acima serão abertas, conforme mostrado na figura a seguir.
Como a parte coberta pelo fotorresistente não pode ser implantada (a luz é bloqueada), os elementos do tipo N só serão implantados no NMOS necessário. Como o substrato sob o poli é bloqueado por poli e SiO2, ele não será implantado, então fica assim.
Neste ponto, um modelo MOS simples foi feito. Em teoria, se a tensão for adicionada à fonte, ao dreno, ao poli e ao substrato, esse MOS pode funcionar, mas não podemos simplesmente pegar uma ponta de prova e adicionar tensão diretamente à fonte e ao dreno. Neste momento, é necessária a fiação do MOS, ou seja, neste MOS, conecte os fios para conectar muitos MOS juntos. Vamos dar uma olhada no processo de fiação.
Fazendo VIA:
O primeiro passo é cobrir todo o MOS com uma camada de SiO2, conforme figura abaixo:
Claro, este SiO2 é produzido por CVD, porque é muito rápido e economiza tempo. A seguir está o processo de colocação do fotorresiste e exposição. Depois do final fica assim.
Em seguida, use o método de gravação para gravar um furo no SiO2, conforme mostrado na parte cinza da figura abaixo. A profundidade deste buraco entra em contato direto com a superfície do Si.
Por fim, remova o fotorresistente e obtenha a seguinte aparência.
Neste momento, o que precisa ser feito é preencher o condutor neste buraco. Quanto ao que é esse condutor? Cada empresa é diferente, a maioria delas são ligas de tungstênio, então como preencher esse buraco? O método PVD (Physical Vapor Deposition) é utilizado e o princípio é semelhante ao da figura abaixo.
Use elétrons ou íons de alta energia para bombardear o material alvo, e o material alvo quebrado cairá no fundo na forma de átomos, formando assim o revestimento abaixo. O material alvo que normalmente vemos nas notícias refere-se ao material alvo aqui.
Depois de preencher o buraco, fica assim.
Claro que quando a gente preenche é impossível controlar a espessura do revestimento para ser exatamente igual à profundidade do furo, então vai ter algum excesso, então usamos a tecnologia CMP (Polimento Químico Mecânico), que soa muito de alta qualidade, mas na verdade é retificação, retificação das peças em excesso. O resultado é assim.
Neste ponto, concluímos a produção de uma camada de via. Obviamente, a produção de via é principalmente para a fiação da camada metálica posterior.
Produção de camada metálica:
Nas condições acima, usamos PVD para aprofundar outra camada de metal. Este metal é principalmente uma liga à base de cobre.
Então, após exposição e gravação, conseguimos o que queremos. Em seguida, continue acumulando até atendermos às nossas necessidades.
Quando desenharmos o layout, informaremos quantas camadas de metal e através do processo utilizado podem ser empilhadas no máximo, o que significa quantas camadas podem ser empilhadas.
Finalmente, obtemos essa estrutura. O pad superior é o alfinete desse chip, e depois de embalado ele se torna o alfinete que podemos ver (claro, desenhei aleatoriamente, não tem significado prático, só por exemplo).
Este é o processo geral de fabricação de um chip. Nesta edição, aprendemos sobre as exposições mais importantes, corrosão, implantação iônica, tubos de forno, CVD, PVD, CMP, etc. na fundição de semicondutores.
Horário da postagem: 23 de agosto de 2024