W odróżnieniu od dyskretnych urządzeń S1C, które charakteryzują się wysokim napięciem, dużą mocą, wysoką częstotliwością i wysoką temperaturą, celem badawczym układu scalonego SiC jest głównie uzyskanie wysokotemperaturowego obwodu cyfrowego dla inteligentnego obwodu sterującego układami scalonymi mocy. Ponieważ wewnętrzne pole elektryczne SiC jest bardzo niskie, więc wpływ defektu mikrotubul znacznie się zmniejszy, jest to pierwszy element monolitycznego zintegrowanego układu wzmacniacza operacyjnego SiC, który został zweryfikowany, a rzeczywisty produkt końcowy i określony na podstawie wydajności jest znacznie wyższy niż defekty mikrotubul, zatem w oparciu o model wydajności SiC oraz materiał Si i CaAs jest oczywiście inny. Układ oparty jest na technologii wyczerpania NMOSFET. Głównym powodem jest zbyt niska efektywna mobilność nośnych tranzystorów MOSFET SiC z kanałem zwrotnym. Aby poprawić ruchliwość powierzchniową Sic, konieczne jest usprawnienie i optymalizacja procesu termicznego utleniania Sic.
Uniwersytet Purdue wykonał wiele pracy nad układami scalonymi SiC. W 1992 roku fabryka została pomyślnie rozwinięta w oparciu o monolityczny cyfrowy układ scalony 6H-SIC NMOSFET z kanałem zwrotnym. Układ zawiera obwody bez bramki lub bez bramki, wł. lub bramkę, licznik binarny i obwody półsumatora i może działać prawidłowo w zakresie temperatur od 25°C do 300°C. W 1995 roku wyprodukowano pierwszą płaszczyznę SiC MESFET Ics przy użyciu technologii izolacji poprzez wtrysk wanadu. Precyzyjnie kontrolując ilość wtryskiwanego wanadu, można uzyskać izolujący SiC.
W cyfrowych obwodach logicznych obwody CMOS są bardziej atrakcyjne niż obwody NMOS. We wrześniu 1996 roku wyprodukowano pierwszy cyfrowy układ scalony 6H-SIC CMOS. W urządzeniu zastosowano wtryskiwaną warstwę tlenku rzędu N i osadzoną warstwę tlenku, ale z powodu innych problemów procesowych napięcie progowe chipa PMOSFET jest zbyt wysokie. W marcu 1997 r., podczas produkcji obwodu SiC CMOS drugiej generacji. Przyjęto technologię wtryskiwania pułapki P i warstwy tlenku wzrostu termicznego. Napięcie progowe PMOSEFT uzyskane w wyniku ulepszenia procesu wynosi około -4,5 V. Wszystkie obwody chipa działają dobrze w temperaturze pokojowej do 300°C i są zasilane z jednego zasilacza o napięciu od 5 do 15 V.
Wraz z poprawą jakości płytek substratowych powstaną bardziej funkcjonalne i wydajniejsze układy scalone. Jednakże, gdy problemy związane z materiałem i procesem SiC zostaną zasadniczo rozwiązane, niezawodność urządzenia i opakowania stanie się głównym czynnikiem wpływającym na wydajność wysokotemperaturowych układów scalonych SiC.
Czas publikacji: 23 sierpnia 2022 r