Halfgeleiderprocesstroom-Ⅱ

Welkom op onze website voor productinformatie en advies.

Onze website:https://www.vet-china.com/

Etsen van Poly en SiO2:
Hierna wordt het overtollige Poly en SiO2 weggeëtst, dat wil zeggen verwijderd. Op dit moment richtinggevendetsenwordt gebruikt. Bij de classificatie van etsen is er een classificatie van gericht etsen en niet-gericht etsen. Directioneel etsen verwijst naaretsenin een bepaalde richting, terwijl niet-directioneel etsen niet-directioneel is (ik heb per ongeluk te veel gezegd. Kortom, het is om SiO2 in een bepaalde richting te verwijderen via specifieke zuren en basen). In dit voorbeeld gebruiken we neerwaarts gericht etsen om SiO2 te verwijderen, en het wordt als volgt.

Verwijder ten slotte de fotoresist. Op dit moment is de methode voor het verwijderen van de fotoresist niet de hierboven genoemde activering door middel van lichtbestraling, maar via andere methoden, omdat we op dit moment geen specifieke grootte hoeven te definiëren, maar alle fotoresist moeten verwijderen. Uiteindelijk wordt het zoals weergegeven in de volgende afbeelding.

Hiermee hebben we het doel bereikt om de specifieke locatie van de Poly SiO2 te behouden.

Vorming van de bron en afvoer:
Laten we ten slotte eens kijken hoe de bron en de afvoer worden gevormd. Iedereen herinnert zich nog dat we er in het vorige nummer over spraken. De source en drain zijn ionengeïmplanteerd met hetzelfde type elementen. Op dit moment kunnen we fotoresist gebruiken om het source/drain-gebied te openen waar het N-type moet worden geïmplanteerd. Omdat we alleen NMOS als voorbeeld nemen, worden alle onderdelen in de bovenstaande afbeelding geopend, zoals weergegeven in de volgende afbeelding.

Omdat het door de fotoresist bedekte deel niet kan worden geïmplanteerd (het licht wordt geblokkeerd), zullen N-type elementen alleen op de vereiste NMOS worden geïmplanteerd. Omdat het substraat onder de poly wordt geblokkeerd door poly en SiO2, wordt het niet geïmplanteerd, dus het wordt zo.

Op dit punt is een eenvoudig MOS-model gemaakt. In theorie kan deze MOS werken als er spanning wordt toegevoegd aan de source, drain, poly en substraat, maar we kunnen niet zomaar een sonde nemen en rechtstreeks spanning toevoegen aan de source en drain. Op dit moment is MOS-bedrading nodig, dat wil zeggen: sluit op deze MOS draden aan om veel MOS met elkaar te verbinden. Laten we eens kijken naar het bedradingsproces.

VIA maken:
De eerste stap is het bedekken van de gehele MOS met een laag SiO2, zoals weergegeven in onderstaande figuur:

Uiteraard wordt dit SiO2 geproduceerd door CVD, omdat het erg snel is en tijd bespaart. Het volgende is nog steeds het proces van het leggen van fotoresist en het belichten. Na afloop ziet het er zo uit.

Gebruik vervolgens de etsmethode om een ​​gat in de SiO2 te etsen, zoals weergegeven in het grijze gedeelte in onderstaande figuur. De diepte van dit gat maakt rechtstreeks contact met het Si-oppervlak.

Verwijder ten slotte de fotoresist en krijg het volgende uiterlijk.

Op dit moment moet de geleider in dit gat worden gevuld. Wat is deze dirigent? Elk bedrijf is anders, de meeste zijn wolfraamlegeringen, dus hoe kan dit gat worden opgevuld? Er wordt gebruik gemaakt van de PVD-methode (Physical Vapour Deposition), het principe is vergelijkbaar met onderstaande figuur.

Gebruik hoogenergetische elektronen of ionen om het doelmateriaal te bombarderen, en het gebroken doelmateriaal zal in de vorm van atomen naar de bodem vallen en zo de onderliggende coating vormen. Het doelmateriaal dat we doorgaans in het nieuws zien, verwijst hier naar het doelmateriaal.
Na het vullen van het gat ziet het er zo uit.

Als we het vullen, is het natuurlijk onmogelijk om de dikte van de coating precies gelijk te houden aan de diepte van het gat, dus er zal wat overschot zijn, dus gebruiken we CMP-technologie (Chemical Mechanical Polishing), wat heel erg klinkt. high-end, maar het is eigenlijk slijpen, waarbij de overtollige delen worden weggeslepen. Het resultaat is als volgt.

Op dit punt hebben we de productie van een laag via voltooid. Uiteraard is de productie van via vooral bedoeld voor de bedrading van de achterliggende metaallaag.

Productie van metaallagen:
Onder bovenstaande omstandigheden gebruiken we PVD om nog een laag metaal af te deppen. Dit metaal is voornamelijk een legering op koperbasis.

Na belichting en etsen krijgen we wat we willen. Ga dan verder met stapelen totdat we aan onze behoeften voldoen.

Wanneer we de lay-out tekenen, vertellen we u hoeveel lagen metaal en via het gebruikte proces maximaal kunnen worden gestapeld, dat wil zeggen hoeveel lagen er kunnen worden gestapeld.
Eindelijk krijgen we deze structuur. Het bovenste kussentje is de pin van deze chip, en na verpakking wordt het de pin die we kunnen zien (ik heb hem natuurlijk willekeurig getekend, er is geen praktische betekenis, alleen maar bijvoorbeeld).

Dit is het algemene proces van het maken van een chip. In dit nummer leerden we over de belangrijkste blootstelling, etsen, ionenimplantatie, ovenbuizen, CVD, PVD, CMP, enz. in de halfgeleidergieterij.