Selamat datang ke laman web kami untuk maklumat produk dan perundingan.
laman web kami:https://www.vet-china.com/
Etsa Poli dan SiO2:
Selepas ini, lebihan Poli dan SiO2 terukir, iaitu, dikeluarkan. Pada masa ini, arahgoresandigunakan. Dalam klasifikasi goresan, terdapat klasifikasi goresan arah dan goresan bukan arah. Goresan arah merujuk kepadagoresandalam arah tertentu, manakala etsa bukan arah adalah bukan arah (saya secara tidak sengaja mengatakan terlalu banyak. Pendek kata, ia adalah untuk mengeluarkan SiO2 ke arah tertentu melalui asid dan bes tertentu). Dalam contoh ini, kami menggunakan etsa arah ke bawah untuk mengeluarkan SiO2, dan ia menjadi seperti ini.
Akhir sekali, keluarkan photoresist. Pada masa ini, kaedah mengeluarkan photoresist bukanlah pengaktifan melalui penyinaran cahaya yang disebutkan di atas, tetapi melalui kaedah lain, kerana kita tidak perlu menentukan saiz tertentu pada masa ini, tetapi untuk mengeluarkan semua photoresist. Akhirnya, ia menjadi seperti yang ditunjukkan dalam rajah berikut.
Dengan cara ini, kami telah mencapai tujuan untuk mengekalkan lokasi khusus Poli SiO2.
Pembentukan sumber dan longkang:
Akhirnya, mari kita pertimbangkan bagaimana sumber dan longkang terbentuk. Semua orang masih ingat bahawa kita telah membincangkannya dalam keluaran lepas. Sumber dan longkang ditanam dengan ion dengan jenis unsur yang sama. Pada masa ini, kita boleh menggunakan photoresist untuk membuka kawasan sumber/longkang di mana jenis N perlu ditanam. Oleh kerana kita hanya mengambil NMOS sebagai contoh, semua bahagian dalam rajah di atas akan dibuka, seperti yang ditunjukkan dalam rajah berikut.
Memandangkan bahagian yang diliputi oleh photoresist tidak boleh ditanam (cahaya disekat), elemen jenis N hanya akan ditanam pada NMOS yang diperlukan. Oleh kerana substrat di bawah poli disekat oleh poli dan SiO2, ia tidak akan ditanam, jadi ia menjadi seperti ini.
Pada ketika ini, model MOS mudah telah dibuat. Secara teori, jika voltan ditambah kepada sumber, longkang, poli dan substrat, MOS ini boleh berfungsi, tetapi kita tidak boleh hanya mengambil probe dan menambah voltan terus ke sumber dan longkang. Pada masa ini, pendawaian MOS diperlukan, iaitu, pada MOS ini, sambungkan wayar untuk menyambungkan banyak MOS bersama-sama. Mari kita lihat proses pendawaian.
Membuat VIA:
Langkah pertama ialah menutup keseluruhan MOS dengan lapisan SiO2, seperti yang ditunjukkan dalam rajah di bawah:
Semestinya SiO2 ini dihasilkan oleh CVD, kerana ia sangat pantas dan menjimatkan masa. Berikut masih proses meletakkan fotoresist dan mendedahkan. Selepas akhir, ia kelihatan seperti ini.
Kemudian gunakan kaedah etsa untuk mengetsa lubang pada SiO2, seperti yang ditunjukkan dalam bahagian kelabu dalam rajah di bawah. Kedalaman lubang ini secara langsung menyentuh permukaan Si.
Akhir sekali, keluarkan photoresist dan dapatkan penampilan berikut.
Pada masa ini, apa yang perlu dilakukan ialah mengisi konduktor di dalam lubang ini. Adapun apakah konduktor ini? Setiap syarikat adalah berbeza, kebanyakannya adalah aloi tungsten, jadi bagaimana lubang ini boleh diisi? Kaedah PVD (Physical Vapor Deposition) digunakan, dan prinsipnya adalah serupa dengan rajah di bawah.
Gunakan elektron atau ion bertenaga tinggi untuk mengebom bahan sasaran, dan bahan sasaran yang pecah akan jatuh ke bawah dalam bentuk atom, sekali gus membentuk salutan di bawah. Bahan sasaran yang biasa kita lihat dalam berita merujuk kepada bahan sasaran di sini.
Selepas mengisi lubang, ia kelihatan seperti ini.
Sudah tentu, apabila kita mengisinya, adalah mustahil untuk mengawal ketebalan salutan untuk betul-betul sama dengan kedalaman lubang, jadi akan ada lebihan, jadi kami menggunakan teknologi CMP (Chemical Mechanical Polishing), yang kedengarannya sangat mewah, tetapi ia sebenarnya mengisar, mengisar bahagian yang berlebihan. Hasilnya begini.
Pada ketika ini, kami telah menyelesaikan pengeluaran lapisan melalui. Sudah tentu, pengeluaran melalui adalah terutamanya untuk pendawaian lapisan logam di belakang.
Pengeluaran lapisan logam:
Di bawah keadaan di atas, kami menggunakan PVD untuk membuang lapisan logam yang lain. Logam ini terutamanya aloi berasaskan tembaga.
Kemudian selepas pendedahan dan etching, kita mendapat apa yang kita mahu. Kemudian teruskan menyusun sehingga kami memenuhi keperluan kami.
Apabila kami melukis reka letak, kami akan memberitahu anda berapa banyak lapisan logam dan melalui proses yang digunakan boleh disusun paling banyak, yang bermaksud berapa banyak lapisan yang boleh disusun.
Akhirnya, kami mendapat struktur ini. Pad atas adalah pin cip ini, dan selepas pembungkusan, ia menjadi pin yang dapat kita lihat (sudah tentu, saya melukisnya secara rawak, tidak ada kepentingan praktikal, hanya sebagai contoh).
Ini adalah proses umum membuat cip. Dalam isu ini, kami mempelajari tentang pendedahan yang paling penting, goresan, implantasi ion, tiub relau, CVD, PVD, CMP, dll. dalam faundri semikonduktor.
Masa siaran: Ogos-23-2024