Wëllkomm op eiser Websäit fir Produktinformatioun a Berodung.
Eis Websäit:https://www.vet-china.com/
Ätzen vu Poly a SiO2:
Duerno ginn d'iwwerschësseg Poly a SiO2 ofgeschnidden, dat heescht ewechgeholl. Zu dëser Zäit, RichtungÄtzenbenotzt gëtt. An der Klassifikatioun vun Ätzen gëtt et eng Klassifikatioun vu Direktiouns Ätzen an Net-Direktioun Ätzen. Directional Ätzen bezitt sech opÄtzenan enger bestëmmter Richtung, iwwerdeems Net-Directional Äss Net-Direktioun ass (Ech sot zoufälleg zevill. Kuerz gesot, et ass SiO2 an eng bestëmmte Richtung duerch spezifesch Saieren a Basen ewechzehuelen). An dësem Beispill benotze mir downward directional Äss fir SiO2 ze läschen, an et gëtt esou.
Endlech, ewechzehuelen der photoresist. Zu dëser Zäit ass d'Method fir de Photoresist ze läschen net d'Aktivatioun duerch d'Liichtbestralung hei uewen erwähnt, mee duerch aner Methoden, well mir brauchen net eng spezifesch Gréisst zu dësem Zäitpunkt ze definéieren, awer all Photoresist ze läschen. Endlech gëtt et wéi an der folgender Figur gewisen.
Op dës Manéier hu mir den Zweck erreecht fir de spezifesche Standuert vum Poly SiO2 ze behalen.
Bildung vun der Quell an Drain:
Schlussendlech kucke mer wéi d'Quell an d'Drain geformt sinn. Jiddereen erënnert sech nach drun, datt mir an der leschter Emissioun driwwer geschwat hunn. D'Quell an d'Drain sinn ion-implantéiert mat der selwechter Zort Elementer. Zu dëser Zäit kënne mir Photoresist benotzen fir d'Quell / Draingebitt opzemaachen, wou den N-Typ implantéiert muss ginn. Well mir nëmmen NMOS als Beispill huelen, ginn all Deeler an der uewendriwwer Figur opgemaach, wéi an der folgender Figur gewisen.
Zënter datt den Deel vum Photoresist deckt ass net implantéiert ka ginn (d'Liicht ass blockéiert), ginn N-Typ Elementer nëmmen op der erfuerderter NMOS implantéiert. Well de Substrat ënner dem Poly duerch Poly a SiO2 blockéiert ass, gëtt et net implantéiert, sou datt et esou gëtt.
Zu dësem Zäitpunkt ass en einfache MOS Modell gemaach ginn. An der Theorie, wann Spannung op der Quell dobäi ass, Drain, Poly a Substrat, kann dës MOS Aarbecht, mä mir kënnen net nëmmen eng Sonde huelen an Spannung direkt un der Quell an verrëngeren. Zu dëser Zäit ass MOS-Verkabelung gebraucht, dat ass, op dëser MOS, verbannen d'Drähten fir vill MOS mateneen ze verbannen. Loosst eis e Bléck op de wiring Prozess huelen.
VIA maachen:
Den éischte Schrëtt ass de ganze MOS mat enger Schicht SiO2 ze decken, wéi an der Figur hei ënnendrënner:
Natierlech gëtt dëse SiO2 vu CVD produzéiert, well et ganz séier ass an Zäit spuert. Déi folgend ass nach ëmmer de Prozess fir Photoresist ze leeën an ze beliichten. Nom Enn gesäit et esou aus.
Benotzt dann d'Ätzmethod fir e Lach op de SiO2 ze ätzen, wéi am groen Deel an der Figur hei ënnen. D'Tiefe vun dësem Lach kontaktéiert direkt d'Si Uewerfläch.
Endlech, huelt de Photoresist ewech a kritt déi folgend Erscheinung.
Zu dëser Zäit, wat muss gemaach ginn ass den Dirigent an dësem Lach ze fëllen. Wéi fir wat ass dësen Dirigent? All Firma ass anescht, déi meescht vun hinnen sinn Wolframlegierungen, also wéi kann dëst Lach gefëllt ginn? D'PVD (Physical Vapor Deposition) Method gëtt benotzt, an de Prinzip ass ähnlech wéi d'Figur hei ënnen.
Benotzt héich-Energie-Elektronen oder Ionen fir d'Zilmaterial ze bombardéieren, an dat gebrachent Zilmaterial fällt op de Buedem an der Form vun Atomer, sou datt d'Beschichtung ënnert. D'Zilmaterial dat mir normalerweis an den Neiegkeeten gesinn, bezitt sech op d'Zilmaterial hei.
Nodeems d'Lach gefüllt ass, gesäit et esou aus.
Natierlech, wa mir et fëllen, ass et onméiglech fir d'Dicke vun der Beschichtung genau gläich wéi d'Tiefe vum Lach ze kontrolléieren, sou datt et e puer Iwwerschoss gëtt, also benotze mir CMP (Chemical Mechanical Polishing) Technologie, déi ganz kléngt High-End, awer et schleift tatsächlech, schleift déi iwwerschësseg Deeler ewech. D'Resultat ass esou.
Zu dësem Zäitpunkt hu mir d'Produktioun vun enger Schicht vu Via ofgeschloss. Natierlech ass d'Produktioun vu Via haaptsächlech fir d'Verkabelung vun der Metallschicht hannert.
Metal Layer Produktioun:
Ënnert den uewe Konditioune benotze mir PVD fir eng aner Schicht Metall ze depen. Dëst Metall ass haaptsächlech eng Kupfer-baséiert Legierung.
Dann no der Belaaschtung an Ätzen kréie mir wat mir wëllen. Da fuert weider ze stackelen bis mir eis Bedierfnesser entspriechen.
Wann mir de Layout molen, mir wäerten Iech soen wéivill Schichten vun Metal an iwwer de Prozess benotzt ka meeschtens gestapelt ginn, dat heescht wéivill Schichten et kann gestapelt ginn.
Endlech kréie mir dës Struktur. Den Top Pad ass de Pin vun dësem Chip, an no der Verpackung gëtt et de Pin dee mir gesinn (natierlech hunn ech et zoufälleg gezeechent, et gëtt keng praktesch Bedeitung, just zum Beispill).
Dëst ass den allgemenge Prozess fir en Chip ze maachen. An dëser Ausgab hu mir iwwer déi wichtegst Belaaschtung geléiert, Ätzen, Ionenimplantatioun, Schmelzröhre, CVD, PVD, CMP, asw an der Hallefleiter Schmelz.
Post Zäit: Aug-23-2024