Fuerschung Status vun SiC integréiert Circuit

Ënnerscheed vun S1C diskreten Apparater déi héich Volt, héich Muecht, héich Frequenz an héich Temperatur Charakteristiken verfollegen, ass d'Fuerschung Zil vun SiC integréiert Circuit haaptsächlech héich Temperatur digital Circuit fir intelligent Muecht ICs Kontroll Circuit ze kréien. Well SiC integréierte Circuit fir intern elektrescht Feld ganz niddereg ass, sou datt den Afloss vum Mikrotubule-Defekt staark ofhëlt, ass dëst dat éischt Stéck monolithesche SiC-integréierten operationelle Verstärker-Chip gouf verifizéiert, dat tatsächlech fäerdeg Produkt a bestëmmt duerch d'Ausbezuelung ass vill méi héich wéi Mikrotubule Mängel, dofir, baséiert op SiC Rendement Modell a Si an CaAs Material ass offensichtlech anescht. Den Chip baséiert op der Ausschöpfung NMOSFET Technologie. Den Haaptgrond ass datt déi effektiv Trägermobilitéit vu Réckkanal SiC MOSFETs ze niddreg ass. Fir d'Uewerflächmobilitéit vu Sic ze verbesseren, ass et néideg fir den thermesche Oxidatiounsprozess vu Sic ze verbesseren an ze optimiséieren.

Purdue Universitéit huet vill Aarbecht op SiC integréiert Kreesleef gemaach. ech 1992, war d'Fabréck erfollegräich entwéckelt baséiert op ëmgedréint Kanal 6H-SIC NMOSFETs monolithic digital integréiert Circuit. Den Chip enthält an net Gate, oder net Gate, op oder Gate, binäre Konter, an hallef Adder Kreesleef a ka richteg an der Temperatur vun 25 ° C bis 300 ° C funktionnéieren. Am Joer 1995 gouf den éischte SiC Fliger MESFET Ics mat Vanadiuminjektiounsisolatiounstechnologie fabrizéiert. Duerch präzis Kontroll vun der Quantitéit vum injizéierten Vanadium kann en isoléierend SiC kritt ginn.

An digitale Logikkreesser sinn CMOS Circuiten méi attraktiv wéi NMOS Circuiten. Am September 1996 gouf den éischten 6H-SIC CMOS digitale integréierte Circuit hiergestallt. Den Apparat benotzt injizéiert N-Uerdnung an Oflagerungsoxidschicht, awer wéinst anere Prozessproblemer ass den Chip PMOSFETs Schwellspannung ze héich. Am Mäerz 1997 bei der Fabrikatioun vun der zweeter Generatioun SiC CMOS Circuit. D'Technologie fir P Trap an thermesch Wuesstumsoxidschicht ze sprëtzen gëtt ugeholl. D'Schwellspannung vu PMOSEFTs kritt duerch Prozessverbesserung ass ongeféier -4.5V. All Circuiten um Chip funktionnéieren gutt bei Raumtemperatur bis zu 300 ° C a ginn vun enger eenzeger Stroumversuergung ugedriwwen, déi iwwerall vu 5 bis 15V ka sinn.

Mat der Verbesserung vun der Substratwaferqualitéit wäerte méi funktionell a méi héich Ausbezuelung integréiert Circuits gemaach ginn. Wéi och ëmmer, wann d'SiC-Material- a Prozessprobleemer grondsätzlech geléist ginn, gëtt d'Zouverlässegkeet vum Apparat a Package den Haaptfaktor deen d'Performance vun Héichtemperatur-SiC integréierte Circuiten beaflosst.


Post Zäit: Aug-23-2022
WhatsApp Online Chat!