제품정보 및 상담을 위해 저희 홈페이지에 오신 것을 환영합니다.
우리의 웹사이트:https://www.vet-china.com/
폴리 및 SiO2의 에칭:
그 후, 과잉 Poly 및 SiO2가 에칭되어 제거됩니다. 이때 방향성에칭사용됩니다. 에칭의 분류에는 방향성 에칭과 비방향성 에칭으로 분류가 있다. 방향성 에칭은 다음을 가리킨다.에칭특정 방향으로 에칭하는 반면, 무방향성 에칭은 무방향성입니다(실수로 너무 많이 말했네요. 간단히 말해서 특정 산과 염기를 통해 특정 방향의 SiO2를 제거하는 것입니다). 이번 예에서는 SiO2를 제거하기 위해 하향 식각을 사용했는데, 이렇게 됩니다.
마지막으로 포토레지스트를 제거합니다. 이때, 포토레지스트를 제거하는 방법은 위에서 언급한 빛 조사를 통한 활성화가 아닌 다른 방법을 통해서가 되는데, 이때 구체적인 크기를 정할 필요는 없고 포토레지스트를 모두 제거해야 하기 때문이다. 최종적으로는 다음 그림과 같이 된다.
이러한 방식으로 우리는 Poly SiO2의 특정 위치를 유지하려는 목적을 달성했습니다.
소스 및 드레인의 형성:
마지막으로 소스와 드레인이 어떻게 형성되는지 살펴보겠습니다. 모두는 우리가 지난 호에서 그것에 대해 이야기했던 것을 아직도 기억합니다. 소스와 드레인에는 동일한 유형의 요소가 이온 주입되어 있습니다. 이때 포토레지스트를 이용하여 N타입을 이식해야 하는 소스/드레인 영역을 오픈할 수 있습니다. 우리는 NMOS만을 예로 들었기 때문에 위 그림의 모든 부분이 다음 그림과 같이 열리게 됩니다.
포토레지스트로 덮인 부분은 주입할 수 없기 때문에(빛이 차단됨) 필요한 NMOS에만 N형 소자를 주입하게 됩니다. 폴리 아래의 기판이 폴리와 SiO2로 막혀서 임플란트가 되지 않아 이렇게 됩니다.
이 시점에서 간단한 MOS 모델이 만들어졌습니다. 이론적으로 소스, 드레인, 폴리 및 기판에 전압을 추가하면 이 MOS가 작동할 수 있지만 프로브를 사용하여 소스와 드레인에 직접 전압을 추가할 수는 없습니다. 이때 MOS 배선이 필요합니다. 즉, 이 MOS에서는 와이어를 연결하여 여러 개의 MOS를 함께 연결합니다. 배선 과정을 살펴보겠습니다.
VIA를 통해 만들기:
첫 번째 단계는 아래 그림과 같이 전체 MOS를 SiO2 층으로 덮는 것입니다.
물론 이 SiO2는 CVD로 생산되는데, 그 이유는 매우 빠르고 시간을 절약해주기 때문입니다. 다음은 포토레지스트를 깔고 노광하는 과정이다. 끝나고 나면 이런 모습입니다.
그런 다음 아래 그림의 회색 부분과 같이 에칭 방법을 사용하여 SiO2에 구멍을 에칭합니다. 이 구멍의 깊이는 Si 표면과 직접 접촉합니다.
마지막으로 포토레지스트를 제거하면 다음과 같은 모습이 됩니다.
이때 해야 할 일은 이 구멍에 도체를 채우는 것이다. 이 지휘자는 무엇입니까? 회사마다 다르고, 대부분이 텅스텐 합금인데, 이 구멍을 어떻게 메울 수 있을까요? PVD(Physical Vapor Deposition) 방식을 사용하며 원리는 아래 그림과 유사하다.
고에너지 전자나 이온을 이용하여 표적물질에 충격을 가하면, 부서진 표적물질이 원자형태로 바닥으로 떨어지면서 아래에 코팅이 형성됩니다. 우리가 흔히 뉴스에서 접하는 타겟소재는 이곳의 타겟소재를 말합니다.
구멍을 메우고 나면 이런 모습이 됩니다.
물론, 메울 때 코팅의 두께를 구멍의 깊이와 정확히 동일하게 조절하는 것이 불가능하여 약간의 과잉이 발생하게 되므로 CMP(Chemical Mechanical Polishing) 기술을 사용하는데, 이는 매우 듣기 좋은 소리입니다. 고급형이지만 실제로는 불필요한 부분을 갈아서 없애는 것입니다. 결과는 이렇습니다.
이 시점에서 우리는 비아 레이어의 생산을 완료했습니다. 물론, 비아의 생산은 주로 뒤에 있는 금속층의 배선을 위한 것입니다.
금속층 생산:
위의 조건에서 우리는 PVD를 사용하여 다른 금속층을 증착합니다. 이 금속은 주로 구리 기반 합금입니다.
그런 다음 노출과 에칭 후에 원하는 것을 얻습니다. 그런 다음 우리의 요구 사항을 충족할 때까지 계속해서 쌓아 두십시오.
레이아웃을 그릴 때 금속의 최대 몇 겹과 사용된 공정을 통해 쌓을 수 있는지 알려드리겠습니다. 이는 몇 겹을 쌓을 수 있는지를 의미합니다.
드디어 이런 구조를 얻게 되었습니다. 상단 패드는 이 칩의 핀이고 패키징 후에는 우리가 볼 수 있는 핀이 됩니다(물론 무작위로 그린 것이므로 실질적인 의미는 없습니다. 예를 들면).
이것이 칩을 만드는 일반적인 과정이다. 이번 호에서는 반도체 파운드리에서 가장 중요한 노광, 식각, 이온주입, 노관, CVD, PVD, CMP 등에 대해 알아보았습니다.
게시 시간: 2024년 8월 23일