고전압, 고전력, 고주파 및 고온 특성을 추구하는 S1C 개별 장치와 달리 SiC 집적 회로의 연구 목표는 주로 지능형 전력 IC 제어 회로를 위한 고온 디지털 회로를 얻는 것입니다. 내부 전기장을 위한 SiC 집적 회로는 매우 낮기 때문에 미세소관 결함의 영향이 크게 줄어들 것입니다. 이는 검증된 최초의 모놀리식 SiC 통합 연산 증폭기 칩이며, 실제 완제품이며 수율에 따라 결정되는 것은 훨씬 더 높습니다. 따라서 SiC 수율 모델과 Si 및 CaAs 재료를 기반으로 하는 미세소관 결함은 분명히 다릅니다. 이 칩은 공핍 NMOSFET 기술을 기반으로 합니다. 주된 이유는 역방향 채널 SiC MOSFET의 유효 캐리어 이동도가 너무 낮기 때문입니다. SiC의 표면 이동성을 향상시키기 위해서는 SiC의 열산화 공정을 개선하고 최적화하는 것이 필요합니다.
퍼듀 대학교(Purdue University)는 SiC 집적 회로에 대해 많은 연구를 진행해 왔습니다. 1992년에 공장은 역방향 채널 6H-SIC NMOSFET 모놀리식 디지털 집적 회로를 기반으로 성공적으로 개발되었습니다. 이 칩에는 게이트가 없거나 게이트가 없거나 온 또는 게이트, 이진 카운터 및 반가산기 회로가 포함되어 있으며 25°C~300°C의 온도 범위에서 제대로 작동할 수 있습니다. 1995년에 최초의 SiC 평면 MESFET IC가 바나듐 주입 절연 기술을 사용하여 제작되었습니다. 바나듐 주입량을 정밀하게 제어함으로써 절연성 SiC를 얻을 수 있다.
디지털 논리 회로에서는 NMOS 회로보다 CMOS 회로가 더 매력적입니다. 1996년 9월, 최초의 6H-SIC CMOS 디지털 집적 회로가 제조되었습니다. 이 장치는 주입된 N차 및 증착 산화물 층을 사용하지만 다른 공정 문제로 인해 칩 PMOSFET의 임계 전압이 너무 높습니다. 2세대 SiC CMOS 회로를 제조하던 1997년 3월. P트랩과 열성장산화층을 주입하는 기술을 채택하였습니다. 공정 개선을 통해 얻은 PMOSEFT의 문턱전압은 약 -4.5V이다. 칩의 모든 회로는 최대 300°C의 실내 온도에서 잘 작동하며 5~15V의 단일 전원 공급 장치로 전원을 공급받습니다.
기판 웨이퍼 품질이 향상됨에 따라 더 기능적이고 더 높은 수율의 집적 회로가 만들어질 것입니다. 그러나 SiC 재료 및 공정 문제가 기본적으로 해결되면 소자 및 패키지의 신뢰성이 고온 SiC 집적 회로의 성능에 영향을 미치는 주요 요인이 될 것입니다.
게시 시간: 2022년 8월 23일