Diversamente dai dispositivi discreti S1C che perseguono caratteristiche di alta tensione, alta potenza, alta frequenza e alta temperatura, l'obiettivo della ricerca del circuito integrato SiC è principalmente quello di ottenere un circuito digitale ad alta temperatura per il circuito di controllo dei circuiti integrati di potenza intelligenti. Poiché il circuito integrato SiC per il campo elettrico interno è molto basso, quindi l'influenza del difetto dei microtubuli si ridurrà notevolmente, questo è il primo pezzo di chip amplificatore operazionale integrato SiC monolitico che è stato verificato, il prodotto finito effettivo e determinato dalla resa è molto più alta rispetto ai difetti dei microtubuli, quindi, in base al modello di resa del SiC e al materiale di Si e CaAs è ovviamente diverso. Il chip si basa sulla tecnologia NMOSFET a svuotamento. Il motivo principale è che la mobilità effettiva dei portatori dei MOSFET SiC a canale inverso è troppo bassa. Per migliorare la mobilità superficiale del Sic è necessario migliorare e ottimizzare il processo di ossidazione termica del Sic.
La Purdue University ha svolto molto lavoro sui circuiti integrati SiC. Nel 1992, la fabbrica è stata sviluppata con successo sulla base del circuito integrato digitale monolitico NMOSFET 6H-SIC a canale inverso. Il chip contiene circuiti e non gate, o non gate, on o gate, contatore binario e mezzo sommatore e può funzionare correttamente nell'intervallo di temperatura compreso tra 25°C e 300°C. Nel 1995, il primo circuito integrato MESFET piano SiC è stato fabbricato utilizzando la tecnologia di isolamento con iniezione di vanadio. Controllando con precisione la quantità di vanadio iniettata si può ottenere un SiC isolante.
Nei circuiti logici digitali, i circuiti CMOS sono più attraenti dei circuiti NMOS. Nel settembre 1996 è stato prodotto il primo circuito integrato digitale CMOS 6H-SIC. Il dispositivo utilizza ordine N iniettato e strato di ossido di deposizione, ma a causa di altri problemi di processo, la tensione di soglia del PMOSFET del chip è troppo elevata. Nel marzo 1997 durante la produzione del circuito CMOS SiC di seconda generazione. Viene adottata la tecnologia di iniezione della trappola P e dello strato di ossido di crescita termica. La tensione di soglia dei PMOSEFT ottenuti mediante miglioramento del processo è di circa -4,5 V. Tutti i circuiti sul chip funzionano bene a temperatura ambiente fino a 300°C e sono alimentati da un unico alimentatore, che può variare da 5 a 15 V.
Con il miglioramento della qualità dei wafer di substrato, verranno realizzati circuiti integrati più funzionali e con una resa più elevata. Tuttavia, quando i problemi del materiale e del processo SiC saranno sostanzialmente risolti, l'affidabilità del dispositivo e del pacchetto diventerà il fattore principale che influenza le prestazioni dei circuiti integrati SiC ad alta temperatura.
Orario di pubblicazione: 23 agosto 2022