Estado da investigación do circuíto integrado SiC

A diferenza dos dispositivos discretos S1C que perseguen características de alta tensión, alta potencia, alta frecuencia e alta temperatura, o obxectivo da investigación do circuíto integrado SiC é principalmente obter un circuíto dixital de alta temperatura para o circuíto de control de IC de potencia intelixente. Como o circuíto integrado de SiC para o campo eléctrico interno é moi baixo, polo que a influencia do defecto dos microtúbulos diminuirá moito, esta é a primeira peza de chip amplificador operativo integrado de SiC monolítico que se verificou, o produto acabado real e determinado polo rendemento é moito maior. que os defectos dos microtúbulos, polo tanto, con base no modelo de rendemento de SiC e o material de Si e CaAs é obviamente diferente. O chip baséase na tecnoloxía NMOSFET de esgotamento. A razón principal é que a mobilidade do portador efectivo dos MOSFET SiC de canle inversa é demasiado baixa. Para mellorar a mobilidade superficial do Sic, é necesario mellorar e optimizar o proceso de oxidación térmica do Sic.

A Universidade de Purdue traballou moito en circuítos integrados SiC. En 1992, a fábrica desenvolveuse con éxito baseándose no circuíto integrado dixital monolítico de NMOSFET 6H-SIC de canle inversa. O chip contén e non porta, ou non porta, en ou porta, contador binario e circuítos medio sumador e pode funcionar correctamente no intervalo de temperatura de 25 °C a 300 °C. En 1995, o primeiro avión de SiC MESFET Ics foi fabricado usando tecnoloxía de illamento de inxección de vanadio. Controlando con precisión a cantidade de vanadio inxectado, pódese obter un SiC illante.

Nos circuítos lóxicos dixitais, os circuítos CMOS son máis atractivos que os circuítos NMOS. En setembro de 1996, fabricouse o primeiro circuíto integrado dixital CMOS 6H-SIC. O dispositivo usa unha capa de óxido de deposición e orde N inxectada, pero debido a outros problemas de proceso, a tensión límite do chip PMOSFET é demasiado alta. En marzo de 1997 ao fabricar o circuíto CMOS SiC de segunda xeración. Adoptase a tecnoloxía de inxección de trampa P e capa de óxido de crecemento térmico. A tensión de limiar dos PMOSEFT obtida pola mellora do proceso é de aproximadamente -4,5 V. Todos os circuítos do chip funcionan ben a temperatura ambiente de ata 300 °C e son alimentados por unha única fonte de alimentación, que pode ser de 5 a 15 V.

Coa mellora da calidade da oblea do substrato, faranse circuítos integrados máis funcionais e de maior rendemento. Non obstante, cando se solucionen basicamente os problemas de material e proceso de SiC, a fiabilidade do dispositivo e do paquete converterase no principal factor que afecta o rendemento dos circuítos integrados de SiC de alta temperatura.