Wolkom op ús webside foar produktynformaasje en oerlis.
Us webside:https://www.vet-china.com/
Etsen fan Poly en SiO2:
Hjirnei wurde de oerstallige Poly en SiO2 ôfset, dat is fuorthelle. Op dit stuit, rjochtingetsenwurdt brûkt. Yn 'e klassifikaasje fan etsen is d'r in klassifikaasje fan rjochtings etsen en net-rjochtings etsen. Directional etsen ferwiist neietsenyn in bepaalde rjochting, wylst net-directional etsen is net-directional (Ik tafallich sein te folle. Koartsein, it is in fuortsmite SiO2 yn in bepaalde rjochting troch spesifike soeren en basen). Yn dit foarbyld brûke wy nei ûnderen rjochting etsen om SiO2 te ferwiderjen, en it wurdt sa.
As lêste, ferwiderje de fotoresist. Op dit stuit is de metoade foar it fuortheljen fan 'e fotoresist net de aktivearring troch ljochtbestraling neamd hjirboppe, mar troch oare metoaden, om't wy op dit stuit gjin spesifike grutte hoege te definiearjen, mar alle fotoresist te ferwiderjen. Uteinlik wurdt it lykas werjûn yn 'e folgjende figuer.
Op dizze manier hawwe wy it doel berikt om de spesifike lokaasje fan 'e Poly SiO2 te behâlden.
Formaasje fan de boarne en drain:
As lêste, litte wy beskôgje hoe't de boarne en drain wurde foarme. Elkenien wit noch dat wy it der yn it lêste nûmer oer hiene. De boarne en drain binne ion-ymplantearre mei deselde soarte eleminten. Op dit stuit kinne wy fotoresist brûke om it boarne / draingebiet te iepenjen wêr't it N-type moat wurde ymplanteare. Om't wy allinich NMOS as foarbyld nimme, sille alle dielen yn 'e boppesteande figuer wurde iepene, lykas werjûn yn' e folgjende figuer.
Sûnt it diel bedutsen troch de photoresist kin net implanted (it ljocht wurdt blokkearre), N-type eleminten sille allinne wurde implanted op de fereaske NMOS. Sûnt it substraat ûnder de poly is blokkearre troch poly en SiO2, sil it net ymplanteare wurde, dus it wurdt sa.
Op dit punt is in ienfâldich MOS-model makke. Yn teory, as spanning wurdt tafoege oan de boarne, drain, poly en substraat, kin dit MOS wurkje, mar wy kinne net samar nimme in sonde en foegjen spanning direkt oan 'e boarne en drain. Op dit stuit is MOS-bedrading nedich, dat is, op dizze MOS, ferbine draden om in protte MOS mei-inoar te ferbinen. Litte wy ris sjen nei it wiringproses.
VIA meitsje:
De earste stap is om de hiele MOS te dekken mei in laach SiO2, lykas werjûn yn 'e ôfbylding hjirûnder:
Fansels wurdt dizze SiO2 makke troch CVD, om't it heul fluch is en tiid besparret. It folgjende is noch it proses fan it lizzen fan fotoresist en eksposearje. Nei de ein sjocht it der sa út.
Brûk dan de etsmetoade om in gat op 'e SiO2 te etsen, lykas werjûn yn it grize diel yn' e figuer hjirûnder. De djipte fan dit gat komt direkt yn kontakt mei it Si-oerflak.
Uteinlik ferwiderje de fotoresist en krije it folgjende uterlik.
Op dit stuit, wat dien wurde moat is it foljen fan de dirigint yn dit gat. Wat is dizze kondukteur? Elk bedriuw is oars, de measten fan harren binne wolfraam alloys, dus hoe kin dit gat wurde fol? De metoade PVD (Physical Vapor Deposition) wurdt brûkt, en it prinsipe is fergelykber mei de figuer hjirûnder.
Brûk elektroanen of ioanen mei hege enerzjy om it doelmateriaal te bombardearjen, en it brutsen doelmateriaal sil nei de boaiem falle yn 'e foarm fan atomen, sadat de ûndersteande coating foarmje. It doelmateriaal dat wy meastentiids yn it nijs sjogge, ferwiist nei it doelmateriaal hjir.
Nei it foljen fan it gat sjocht it der sa út.
Fansels, as wy it folje, is it ûnmooglik om de dikte fan 'e coating te kontrolearjen om krekt gelyk te wêzen oan' e djipte fan 'e gat, dus d'r sil wat oerskot wêze, dus wy brûke CMP (Chemical Mechanical Polishing) technology, dy't tige klinkt high-end, mar it is eins grinding, grinding fuort de oerstallige dielen. It resultaat is sa.
Op dit punt hawwe wy de produksje fan in laach fia foltôge. Fansels is de produksje fan fia benammen foar de bedrading fan de metalen laach efter.
Metal laach produksje:
Under de boppesteande betingsten brûke wy PVD om in oare laach metaal te depjen. Dit metaal is benammen in koper-basearre alloy.
Dan nei eksposysje en etsen krije wy wat wy wolle. Dan trochgean te steapele oant wy foldogge oan ús behoeften.
As wy de yndieling tekenje, sille wy jo fertelle hoefolle lagen fan metaal en fia it brûkte proses op syn heechst kinne wurde steapele, wat betsjut hoefolle lagen it kin wurde steapele.
Uteinlik krije wy dizze struktuer. De top pad is de pin fan dizze chip, en nei ferpakking, it wurdt de pin kinne wy sjen (fansels, ik tekene it willekeurich, der is gjin praktyske betsjutting, krekt bygelyks).
Dit is it algemiene proses foar it meitsjen fan in chip. Yn dizze útjefte, wy leard oer de meast wichtige exposure, etsen, ion implantation, furnace buizen, CVD, PVD, CMP, ensfh yn semiconductor gieterij.
Post tiid: Aug-23-2024