Bienvenido a nuestro sitio web para obtener información y consultas sobre productos.
Nuestro sitio web:https://www.vet-china.com/
Grabado de Poli y SiO2:
Después de esto, el exceso de Poly y SiO2 se elimina, es decir, se elimina. En este momento, direccional.aguafuertese utiliza. En la clasificación del grabado, existe una clasificación de grabado direccional y grabado no direccional. El grabado direccional se refiere aaguafuerteen una determinada dirección, mientras que el grabado no direccional es no direccional (accidentalmente dije demasiado. En resumen, es eliminar SiO2 en una determinada dirección a través de ácidos y bases específicos). En este ejemplo, utilizamos grabado direccional hacia abajo para eliminar SiO2, y queda así.
Finalmente, retira el fotorresistente. En este momento, el método para eliminar el fotorresistente no es la activación mediante irradiación de luz mencionada anteriormente, sino mediante otros métodos, porque no necesitamos definir un tamaño específico en este momento, sino eliminar todo el fotorresistente. Finalmente, queda como se muestra en la siguiente figura.
De esta manera hemos conseguido el objetivo de conservar la ubicación específica del Poly SiO2.
Formación de la fuente y drenaje:
Finalmente, consideremos cómo se forman la fuente y el drenaje. Todos todavía recuerdan que hablamos de ello en el último número. La fuente y el drenaje están implantados con iones del mismo tipo de elementos. En este momento, podemos usar fotoprotector para abrir el área de fuente/drenaje donde se debe implantar el tipo N. Dado que solo tomamos NMOS como ejemplo, se abrirán todas las partes de la figura anterior, como se muestra en la siguiente figura.
Dado que la parte cubierta por el fotorresistente no se puede implantar (la luz está bloqueada), los elementos tipo N solo se implantarán en los NMOS requeridos. Dado que el sustrato debajo del poli está bloqueado por poli y SiO2, no se implantará, por lo que quedará así.
Hasta este punto, se ha creado un modelo MOS simple. En teoría, si se agrega voltaje a la fuente, al drenaje, al poli y al sustrato, este MOS puede funcionar, pero no podemos simplemente tomar una sonda y agregar voltaje directamente a la fuente y al drenaje. En este momento, se necesita cableado MOS, es decir, en este MOS, conecte cables para conectar muchos MOS juntos. Echemos un vistazo al proceso de cableado.
Haciendo VÍA:
El primer paso es cubrir todo el MOS con una capa de SiO2, como se muestra en la siguiente figura:
Por supuesto, este SiO2 se produce mediante CVD, porque es muy rápido y ahorra tiempo. El siguiente es todavía el proceso de colocación de fotorresistente y exposición. Después del final, se ve así.
Luego utilice el método de grabado para grabar un agujero en el SiO2, como se muestra en la parte gris de la siguiente figura. La profundidad de este agujero contacta directamente con la superficie del Si.
Finalmente, retira el fotorresistente y consigue el siguiente aspecto.
En este momento lo que hay que hacer es rellenar el conductor en este agujero. ¿En cuanto a qué es este conductor? Cada empresa es diferente, la mayoría son aleaciones de tungsteno, entonces, ¿cómo se puede llenar este agujero? Se utiliza el método PVD (deposición física de vapor), y el principio es similar al de la figura siguiente.
Utilice electrones o iones de alta energía para bombardear el material objetivo, y el material objetivo roto caerá al fondo en forma de átomos, formando así el recubrimiento debajo. El material de destino que solemos ver en las noticias se refiere al material de destino aquí.
Después de llenar el agujero, queda así.
Eso sí, cuando lo rellenamos, es imposible controlar que el espesor del revestimiento sea exactamente igual a la profundidad del agujero, por lo que habrá algo de exceso, por eso utilizamos la tecnología CMP (Pulido Mecánico Químico), que suena muy de alta gama, pero en realidad está puliendo, eliminando el exceso de piezas. El resultado es así.
En este punto, hemos completado la producción de una capa de vía. Por supuesto, la producción de vía es principalmente para el cableado de la capa metálica detrás.
Producción de capas metálicas:
En las condiciones anteriores, utilizamos PVD para impregnar otra capa de metal. Este metal es principalmente una aleación a base de cobre.
Luego, después de la exposición y el grabado, obtenemos lo que queremos. Luego continúe acumulando hasta que satisfagamos nuestras necesidades.
Cuando dibujemos el diseño, le diremos cuántas capas de metal y mediante el proceso utilizado se pueden apilar como máximo, lo que significa cuántas capas se pueden apilar.
Finalmente, obtenemos esta estructura. La almohadilla superior es el pin de este chip y, una vez empaquetado, se convierte en el pin que podemos ver (por supuesto, lo dibujé al azar, no tiene ningún significado práctico, solo por ejemplo).
Este es el proceso general de elaboración de un chip. En este número, aprendimos sobre la exposición, grabado, implantación de iones, tubos de horno, CVD, PVD, CMP, etc. más importantes en la fundición de semiconductores.
Hora de publicación: 23 de agosto de 2024