Estado de la investigación del circuito integrado de SiC.

A diferencia de los dispositivos discretos S1C que persiguen características de alto voltaje, alta potencia, alta frecuencia y alta temperatura, el objetivo de la investigación del circuito integrado de SiC es principalmente obtener circuitos digitales de alta temperatura para circuitos de control de circuitos integrados de potencia inteligentes. Como el circuito integrado de SiC para el campo eléctrico interno es muy bajo, la influencia del defecto de los microtúbulos disminuirá en gran medida. Esta es la primera pieza de chip amplificador operacional integrado de SiC monolítico que se verificó, el producto terminado real y determinado por el rendimiento es mucho mayor. que los defectos de los microtúbulos, por lo tanto, según el modelo de rendimiento de SiC y el material de Si y CaAs es obviamente diferente. El chip se basa en la tecnología NMOSFET de agotamiento. La razón principal es que la movilidad efectiva de la portadora de los MOSFET de SiC de canal inverso es demasiado baja. Para mejorar la movilidad superficial del Sic, es necesario mejorar y optimizar el proceso de oxidación térmica del Sic.

La Universidad Purdue ha trabajado mucho en circuitos integrados de SiC. En 1992, la fábrica desarrolló con éxito un circuito integrado digital monolítico basado en NMOSFET 6H-SIC de canal inverso. El chip contiene circuitos sin puerta, o sin puerta, encendido o puerta, contador binario y medio sumador y puede funcionar correctamente en el rango de temperatura de 25 °C a 300 °C. En 1995, se fabricó el primer MESFET Ics plano de SiC utilizando tecnología de aislamiento por inyección de vanadio. Controlando con precisión la cantidad de vanadio inyectada se puede obtener un SiC aislante.

En los circuitos lógicos digitales, los circuitos CMOS son más atractivos que los circuitos NMOS. En septiembre de 1996 se fabricó el primer circuito integrado digital CMOS 6H-SIC. El dispositivo utiliza una inyección de orden N y una capa de óxido de deposición, pero debido a otros problemas del proceso, el voltaje umbral del PMOSFET del chip es demasiado alto. En marzo de 1997 al fabricar el circuito SiC CMOS de segunda generación. Se adopta la tecnología de inyección de trampa de P y capa de óxido de crecimiento térmico. El voltaje umbral de los PMOSEFT obtenidos mediante la mejora del proceso es de aproximadamente -4,5 V. Todos los circuitos del chip funcionan bien a temperatura ambiente de hasta 300 °C y funcionan con una única fuente de alimentación, que puede oscilar entre 5 y 15 V.

Con la mejora de la calidad de las obleas del sustrato, se crearán circuitos integrados más funcionales y de mayor rendimiento. Sin embargo, cuando los problemas del material y del proceso de SiC se resuelvan básicamente, la confiabilidad del dispositivo y del paquete se convertirá en el factor principal que afectará el rendimiento de los circuitos integrados de SiC de alta temperatura.