Status di ricerca di u circuit integratu SiC

Differenti da i dispositi discreti S1C chì perseguenu caratteristiche di alta tensione, alta putenza, alta frequenza è alta temperatura, u scopu di ricerca di u circuitu integratu SiC hè principalmente di ottene un circuitu digitale d'alta temperatura per u circuitu di cuntrollu di IC di putenza intelligente. Siccomu u circuitu integratu SiC per u campu elettricu internu hè assai bassu, cusì l'influenza di u difettu di i microtubuli scenderà assai, questu hè u primu pezzu di chip amplificatore operativu integratu SiC monoliticu hè statu verificatu, u pruduttu finitu propiu è determinatu da u rendiment hè assai più altu. chè i difetti di microtubuli, dunque, basatu nantu à u mudellu di rendimentu SiC è materiale Si è CaAs hè ovviamente sfarente. U chip hè basatu annantu à a tecnulugia di depletion NMOSFET. U mutivu principale hè chì a mobilità efficace di u trasportatore di i MOSFET di u canali inversu SiC hè troppu bassu. Per migliurà a mobilità di a superficia di Sic, hè necessariu di migliurà è ottimisà u prucessu d'ossidazione termale di Sic.

Purdue University hà fattu assai travagliu nantu à i circuiti integrati SiC. In u 1992, a fabbrica hè stata sviluppata cù successu basatu annantu à u circuitu integratu digitale monoliticu di u canali inversu 6H-SIC NMOSFET. U chip cuntene è micca porta, o micca porta, nantu à o porta, contatore binari, è circuiti di a mità di sommatore è pò funziunà bè in a temperatura di 25 ° C à 300 ° C. In u 1995, u primu pianu SiC MESFET Ics hè statu fabbricatu cù a tecnulugia di isolamentu di iniezione di vanadiu. Per cuntrullà precisamente a quantità di vanadiu injected, un SiC insulating pò esse acquistatu.

In i circuiti logici digitali, i circuiti CMOS sò più attrattivi cà i circuiti NMOS. In settembre di u 1996, u primu circuitu integratu digitale CMOS 6H-SIC hè statu fabricatu. U dispusitivu usa injected N-ordine è strata di ossidu di deposizione, ma per via di altri prublemi di prucessu, a tensione di soglia di u chip PMOSFET hè troppu alta. In marzu di u 1997 durante a fabricazione di u circuitu SiC CMOS di a seconda generazione. A tecnulugia di injecting trappula P è strata di ossidu di crescita termale hè aduttatu. A tensione di soglia di PMOSEFT ottenuta da a migliione di u prucessu hè di circa -4.5V. Tutti i circuiti nantu à u chip funzionanu bè à a temperatura di l'ambienti finu à 300 ° C è sò alimentati da una sola alimentazione, chì pò esse in ogni locu da 5 à 15V.

Cù a migliione di a qualità di wafer di sustrato, seranu fatti circuiti integrati più funziunali è di rendimentu più altu. Tuttavia, quandu u materiale SiC è i prublemi di prucessu sò basamenti risolti, l'affidabilità di u dispusitivu è u pacchettu diventerà u principale fattore chì afecta u funziunamentu di i circuiti integrati SiC à alta temperatura.