За разлика от дискретните устройства S1C, които преследват характеристики с високо напрежение, висока мощност, висока честота и висока температура, изследователската цел на интегралната схема на SiC е главно да се получи високотемпературна цифрова схема за интелигентна верига за управление на захранващи интегрални схеми. Тъй като SiC интегрираната схема за вътрешно електрическо поле е много ниска, така че влиянието на дефекта на микротубулите значително ще намалее, това е първото парче от монолитен SiC интегриран операционен усилвател чип е проверен, действителният завършен продукт и определен от добива е много по-висок отколкото дефекти на микротубулите, следователно, въз основа на модела на добива на SiC и Si и CaAs материалът е очевидно различен. Чипът е базиран на технологията depletion NMOSFET. Основната причина е, че ефективната мобилност на носителя на SiC MOSFET с обратен канал е твърде ниска. За да се подобри повърхностната подвижност на Sic, е необходимо да се подобри и оптимизира процесът на термично окисляване на Sic.
Университетът Purdue е свършил много работа по SiC интегрални схеми. През 1992 г. фабриката беше успешно разработена на базата на монолитна цифрова интегрална схема с обратен канал 6H-SIC NMOSFET. Чипът съдържа вериги без гейт или без гейт, включен или гейт, двоичен брояч и половин суматор и може да работи правилно в температурния диапазон от 25°C до 300°C. През 1995 г. първата SiC равнина MESFET Ics беше произведена с помощта на технология за изолиране на ванадий. Чрез прецизно контролиране на количеството инжектиран ванадий може да се получи изолиращ SiC.
В цифровите логически схеми CMOS схемите са по-привлекателни от NMOS схемите. През септември 1996 г. е произведена първата цифрова интегрална схема 6H-SIC CMOS. Устройството използва инжектиран N-порядък и отложен оксиден слой, но поради други проблеми с процеса, праговото напрежение на PMOSFET на чипа е твърде високо. През март 1997 г. при производството на второ поколение SiC CMOS схема. Възприета е технологията за инжектиране на P капан и термичен растежен оксиден слой. Праговото напрежение на PMOSEFT, получено чрез подобряване на процеса, е около -4,5 V. Всички вериги на чипа работят добре при стайна температура до 300°C и се захранват от едно захранване, което може да бъде от 5 до 15 V.
С подобряването на качеството на субстратната пластина ще бъдат направени по-функционални интегрални схеми с по-голяма производителност. Въпреки това, когато проблемите с материала и процеса на SiC са основно решени, надеждността на устройството и пакета ще се превърне в основния фактор, влияещ върху производителността на високотемпературните интегрални схеми на SiC.
Време на публикуване: 23 август 2022 г