Статус даследаванняў інтэгральнай схемы SiC

У адрозненне ад дыскрэтных прылад S1C, якія маюць характарыстыкі высокага напружання, высокай магутнасці, высокай частаты і высокай тэмпературы, мэтай даследавання інтэгральнай схемы SiC з'яўляецца ў асноўным атрыманне высокатэмпературнай лічбавай схемы для інтэлектуальнай схемы кіравання сілавымі мікрасхемамі. Паколькі інтэгральная схема SiC для ўнутранага электрычнага поля вельмі нізкая, таму ўплыў дэфекту мікратрубачак значна зменшыцца, гэта першая праверка маналітнай мікрасхемы інтэграванага аперацыйнага ўзмацняльніка SiC, фактычны гатовы прадукт і вызначаецца выхадам значна вышэй. чым дэфекты мікратрубачак, такім чынам, на аснове мадэлі выхаду SiC і матэрыялу Si і CaAs відавочна адрозніваецца. Чып заснаваны на тэхналогіі знясілення NMOSFET. Асноўная прычына ў тым, што эфектыўная рухомасць носьбітаў SiC MOSFET са зваротным каналам занадта нізкая. Для таго каб палепшыць рухомасць паверхні Sic, неабходна палепшыць і аптымізаваць працэс тэрмічнага акіслення Sic.

Універсітэт Перд'ю правёў вялікую працу па інтэгральных схемах SiC. У 1992 годзе на заводзе была паспяхова распрацавана маналітная лічбавая інтэгральная схема 6H-SIC NMOSFET на аснове зваротнага канала. Мікрасхема змяшчае ланцугі без затвора або без затвора, уключэння або засаўкі, двайковага лічыльніка і палавіннага суматора і можа нармальна працаваць у дыяпазоне тэмператур ад 25°C да 300°C. У 1995 годзе першая плоскасць SiC MESFET Ics была выраблена з выкарыстаннем тэхналогіі ізаляцыі з упырскам ванадыя. Дакладна кантралюючы колькасць уведзенага ванадыя, можна атрымаць ізаляцыйны SiC.

У лічбавых лагічных схемах схемы CMOS больш прывабныя, чым схемы NMOS. У верасні 1996 года была выраблена першая лічбавая інтэгральная схема 6H-SIC CMOS. У прыладзе выкарыстоўваецца ін'ектаваны N-парадак і пласт аксіду, але з-за іншых праблем працэсу парогавае напружанне PMOSFET чыпа занадта высокае. У сакавіку 1997 года пры вытворчасці другога пакалення SiC CMOS схемы. Прынята тэхналогія ін'екцыі P-пасткі і аксіднага пласта тэрмічнага росту. Парогавае напружанне PMOSEFT, атрыманае шляхам удасканалення працэсу, складае каля -4,5 В. Усе схемы мікрасхемы добра працуюць пры пакаёвай тэмпературы да 300°C і сілкуюцца ад аднаго крыніцы сілкавання, якое можа складаць ад 5 да 15 В.

З паляпшэннем якасці пласціны падкладкі будуць вырабляцца больш функцыянальныя інтэгральныя схемы з большай прадукцыйнасцю. Аднак, калі праблемы з матэрыялам і працэсам карбістага карбіду ў асноўным вырашаны, надзейнасць прылады і ўпакоўкі стане галоўным фактарам, які ўплывае на прадукцыйнасць высокатэмпературных інтэгральных схем SiC.


Час публікацыі: 23 жніўня 2022 г
Інтэрнэт-чат WhatsApp!